談到提高量子位元保真度，一個間接的問題是：能否透過「整形」比簡單的高斯脈衝更複雜的脈衝來提高閘保真度？答案是：「讓我們來看看_DRAG脈衝」！
人們對 DRAG Pulse 感興趣的真正原因是 Joseph Bardin 在關於 Google 的 Cryo Pulse Modulator 的影片 示範中發表的評論：
[21:08] 我們意識到，如果我們不去嘗試諸如拖曳之類的操作，我們只需要一個對稱的包絡線。升餘弦或高斯函數－它們都是對稱的。所以我們建造了一個可編程電流源陣列，然後使用相應的使能函數來創建這種類似婚禮蛋糕形狀的電流波形。這樣我們就可以對振幅等等進行程式設計。
這就是Google的架構──它真的很巧妙：
但是，要讓這種架構能夠產生阻力脈衝，需要做哪些調整呢？要理解這個問題，首先需要了解什麼是阻力脈衝。
DRAG（絕熱門導數消除）脈衝由一個標準高斯脈衝及其正交分量加上此脈衝的縮放導數構成。這產生一個雙分量脈衝，一個分量是高斯包絡，另一個分量是高斯導數，這有助於減少向高能態的不必要洩漏，並校正超導量子位元中的相位誤差。
DRAG脈衝的組成部分 標準高斯脈衝：
脈衝的基部是一個標準的高斯包絡，它是一條平滑的鐘形曲線。這是脈衝的「同相」\(i(t)\)分量。
導數由下列方程式表示：
\[ DRAG(t) = v(t)=i(t)+q(t) = i(t)+ \beta \frac{d(i(t))}{dt} \]
這裡沒有什麼花俏的東西，但我們需要注意的是，拖曳脈衝有很多種類型，而且，即使標準的拖曳脈衝是高斯拖曳脈衝，也絲毫不會阻止我們創造出更強大的組合：
圖片來源：APS
現在我們已經了解了 DRAG 脈衝的建構方式，接下來可以研究它在量子控制系統中的實現。這裡，我將重點分析 Qblox Scheduler，它作為一個高階編譯器，使用戶能夠以量子位元和脈衝的形式定義實驗，同時抽象化底層儀器控制的複雜性。
相關程式碼可在gitlab上找到。以下程式碼是原始程式碼的簡化版本：
def drag( t: np.ndarray, G_amp, D_amp, duration: float, nr_sigma: float=4, phase: float=0 )
-> np.ndarray:
mu = t[0] + duration / 2
sigma = duration / (2 * nr_sigma)
# In-phase envelope
gauss_env = G_amp * np.exp(-(0.5 * ((t - mu) ** 2) / sigma**2))
# Quadrature envelope
deriv_gauss_env = -D_amp * (t - mu) / sigma * gauss_env
# generate pulses
drag_wave = gauss_env + 1j * deriv_gauss_env
# Apply phase rotation
rot_drag_wave = rotate_wave(drag_wave, phase=phase)
return rot_drag_wave
這其實很簡單，而且原始程式碼在功能方面更加強大。更多資訊請查看線上文件。
上述程式碼之所以有效，是因為它假設底層硬體作為任意波形產生器 (AWG) 運行，也就是說，可以基於取樣緩衝區產生任意波形。但如果必須在「脈衝星」（或脈衝調製器）上產生波形呢？此脈衝星被定義為位於 4K 低溫級上的某種控制邏輯。
我認為Google的架構不適用於 DRAG 脈衝的原因在於，正交分量需要同時進行縮放，幅度縮放因子為 \(\beta\)，持續時間縮放因子為 \(\sigma\)。我需要進一步確認這一點，但目前我們可以假設，挑戰在於脈衝星需要提供_完全靈活的 I/Q 波形整形_。
換句話說，關鍵不在於Google的低溫架構無法產生DRAG脈衝；它完全可以產生I/Q脈衝並實現對量子位元的控制。然而，除非進行額外的校準/補償，否則用於最高保真度單量子位元閘的「標準DRAG」脈衝在該架構下可能並非最優。
由於Google發布的影片可以追溯到 2019 年，我們可以推測他們當時已經對其係統進行了改進，使其具備了 DRAG 脈衝整形能力，我們將其稱為第二代低溫脈衝星。然而，由於我未能在網上找到任何關於巴丁的谷歌低溫脈衝星的信息，我們可以參考其他研究中心的以下兩項改進：
SPulseGen 的脈衝產生器旨在調整脈衝參數（振幅、時序、波形），而不是簡單地重複一個固定的粗略波形。即使波形有所簡化，這種靈活性對於實現 DRAG 組件（或「導數校正」）也至關重要。
至於 DLR，它繞過了「複雜」IQ 整形的要求：它不需要連續導數正交通道，而是使用基頻脈衝的時間延遲重複來產生不必要的（洩漏）頻譜成分的破壞性干涉。
DLR 和 SPulseGen 都旨在解決量子位元高保真度和低洩漏控制的相同挑戰，所有這些都是在超低功耗硬體和低溫約束的背景下運行的，但採用了相反的方法：
＃ 結論
瞧，這份週六的心智圖備忘錄幫我更了解DRAG脈衝。從4K階段的控制邏輯角度來看，塑造這些脈衝並不是需要擔心的問題。
如今的挑戰在於找到能夠產生最高保真度的最佳校準和補償方法。像代爾夫特理工大學提出的延遲洩漏減少這樣的方法肯定會帶來改變。
當需要連續進行校準時，例如基於神經網路的強化學習（RL），就會面臨一個更有趣的挑戰。這就引出了一個問題：神經網路是否應該/能夠/將會在 4K 低溫平台上運行，或許可以使用原位來表徵方法。
同時，超低功耗人工智慧專用積體電路（ASIC）領域湧現許多新的進展，例如blumind.ai，這些進展將會帶來改變。但我們暫且將對其他積體電路架構的研究留待以後的備忘錄討論。
真是激動人心的時刻，不是嗎？
References