什麼是量子比特？ （圖片來源：
微軟）
一般認為，量子運算產業仍處於起步階段，預計在5到10年內取得一些重要的里程碑式成果。這份週日早晨的備忘錄是關於量子電腦未來潛在架構的腦力激盪會議。
在您繼續閱讀之前，請記住，以下內容只是對未來可能性的探討，而不是對將要發生或應該發生的事情的預測。正如史蒂夫‧賈伯斯所說，
你無法預知未來，只能回顧過去，才能將過去的點點滴滴串連起來。所以你必須相信，未來這些點點滴滴終會以某種方式連結起來。你必須相信某些東西──你的直覺、命運、人生、因果報應，或任何它。這個方法從未讓我失望，它徹底改變了我的人生。
回想起上世紀70年代，那時大型笨重的主機隨處可見，人們很容易聯想到如今的電腦系統。例如，下圖比較了1966年IBM的360/91和2025年部署在G-QuAT的Keysight 1000量子位元。
那麼，我們不妨設想一下，我們希望未來的量子運算系統是什麼樣子呢？下圖展示了我的設想。其想法很簡單，就是將目前由複雜的位元儲存和用於存取這些位元的控制器組成的儲存晶片，與如今實際部署的量子控制系統進行比較。或許會引發爭議的是，這裡不再將量子位元控制器視為處理單元，而是將其比喻為儲存單元。
我正是在這裡偶然發現了 Ken Shirriff 關於 IBM S/360 記憶體的部落格（https://www.righto.com/2019/04/）。部落格和影片的內容簡直太棒了——我從未想過記憶體技術已經發展到如此程度。而且，了解如何使用脈衝來“驅動”核心內存，讓我想起了用於控制和讀取量子比特“實體”（我稱之為“量子比特內存”）的類似技術。
當然，要實現將矽量子位元（或類似裝置）和控制電子元件整合到矽晶片上，還有很長的路要走。在目前的研發階段，量子位元需要在低溫下運作以防止環境雜訊幹擾——沒錯，量子位元是「敏感」的元件。此外，控制電子裝置本身雜訊很大且會產生熱量，因此不適合與量子位元放在一起。
一旦噪音挑戰得到解決（很可能得益於材料科學的突破，例如鐵電記憶體或太赫茲電晶體），業界就必須像矽晶片那樣，採用先進的封裝技術，朝著整合積體電路的方向發展。光子學](https://www.tomshardware.com/tech-industry/semiconductors/amd-reportedly-establishes-usd280-million-silicon-photonics-hub-in-taiwan-new-r-and-d-center-could-accelerate-compan-co-roadpackage)。我不敢妄言這將如何發生，更不敢斷言何時發生，但回顧大型主機的發展歷程，我們可以確信它終將到來。一旦實現，所有電子設備都將與量子計算元件捆綁在一起。
註[2025-10-28]：上圖隱含假設量子位元是基於矽基元件，但這並非必然。例如，光尋址量子位元元件面臨的挑戰並非低溫技術，而是可擴展性和小型化。而且，我們完全可以預期這些裝置也會取得突破性進展－例如光控磁阻隨機存取記憶體（mram-discovery-computing）。
如果不回答這個關鍵問題，這段題外話就毫無意義：量子隨機存取記憶體（Quantum RAM）為何如此引人注目？無論是靜態隨機存取記憶體（SRAM）、動態隨機存取記憶體（DRAM）或是同步動態隨機存取記憶體（SDRAM），所有標準隨機存取記憶體的工作原理都非常基本：透過線性位址空間對陣列進行位元讀寫操作。
假設量子位元也可以透過線性位址空間進行尋址。在這種情況下，是什麼讓這個陣列比簡單的「布林比特」陣列更有趣呢？以下是我們在考慮「量子位元」時需要考慮的一些因素：
眾所周知，唯一真正意義上的量子概念是糾纏。疊加態只是表達一個系統可以處於兩種或多種已知狀態（但無法直接觀測）的一種方式。一旦被觀測到，系統就會「坍縮」成一個單一的、確定的狀態。疊加態本身並沒有什麼特別之處；其特殊之處在於，我們可以利用糾纏來實現“觀測”而無需“測量”，從而保持量子位元的量子特性。
那麼，要讓 QRAM 符合「量子隨機存取記憶體」的定義，它需要在「疊加態量子位元」上公開什麼樣的介面呢？
我必須承認，這是一種過於簡單化和天真的觀點，我的物理學家同事們會對此強烈反對——我也同意需要藉助更好的抽象概念來簡化它的方程式；我還必須承認，我真的不喜歡把“量子比特陣列”稱為“量子存儲器”，但“QRAM”這個名字非常吸引人，而且是一個強有力的比喻。
關於「記憶體隱喻」的一個難題是，是否可以接受「簡化」量子控制系統，使其成為記憶體的輔助部分。或者是否需要一個量子控制單元（QCU），它像圖形處理器（GPU）一樣處理量子位元，在這種情況下，重點在於執行閘序列。
當然，有人可能會說這兩種情況本質上是一樣的——在第一種情況下，處理器只不過是記憶體陣列中的控制器。但從系統架構的角度來看，重要的是要強調所暴露的介面：對於記憶體而言，實際的閘序列器是CPU/GPU，與QRAM的交互基於門（寫入）和讀出（讀取）。對於量子處理器而言，序列器位於量子計算單元（QCU）中，交互基於閘序列。為了使前者正常運作，CPU/GPU必須處理一定程度的多量子位元閘同步性。
量子比特面臨的許多挑戰之一是規模問題，包括數量和可靠性兩個面向。數量指的是在同一晶片上封裝更多量子位元的能力，而可靠性指的是製造出特性更明確的量子位元的能力。我刻意沒有提及退相干時間，因為更長的退相干時間未必總是有利的；我會在以後的備忘錄中詳細討論這個問題。
回到可靠性問題，值得注意的是，現今的RAM控制器內部都整合了ECC（糾錯碼）；而QRAM如果也能整合QEC（量子糾錯）技術，效能將會提升。這將打造出「可靠的量子記憶體」。
我喜歡量子儲存單元抽象概念的一點是，它很容易讓人聯想到DNA定序產業的演化：過去，DNA定序儀非常昂貴，因為它們的目標是逐個序列進行完美匹配，而完成整個人類基因組的定序確實花了32年時間。但隨著次世代定序（NGS）技術的出現，定序僅需一天，價格也大幅降低。原因在於：大規模平行定序法（圖片來源：IEEE Spectum）。
所以，或許我們可以考慮，一旦我們能夠製造出 QRAM IC，可靠性的關鍵將在於實現大規模冗餘，即透過共封裝數千個功能相同的 QRAM，而不是像 QEC 現在所追求的那樣，試圖讓單一基於邏輯量子位元的 QRAM 達到完美？
＃ 結論
瞧，五年後我會再來看看這份備忘錄，看看其中有多少內容會變成現實，如果有的話！
＃ 參考
本備忘錄使用的DrawIO圖表：