量子位元有多種類型，其中一種很有前途的類型是超導量子位元。
超導量子位元模式的挑戰在於其對環境雜訊高度敏感，且壽命比其他模式更短。此外，超導量子位元需要在低溫下運行，因此需要使用專門的冷卻系統。
低溫系統的目標是達到接近絕對零度（< 0.1 K），從而最大限度地減少熱能的干擾。量子位元是敏感元件，因此幹擾越小越好。
關於低溫應用，有幾個方面需要考慮：首先，將量子處理器（QPU）置於冰箱中，而控制堆疊則在室溫下運作。目前，Bluefors 的解決方案已經可以實現這一點，但這會在互連層面造成所謂的「佈線瓶頸」。
幸運的是，業界在應對這項挑戰方面非常積極主動，並且已經有許多高密度佈線解決方案，甚至與冰箱整合在一起（見右圖）。
第二個方面是在更低的溫度下運行控制堆疊。低溫運轉的優點在於，必須將雜訊水準降至最低，以防止量子位元之間的干擾。因此，低溫CMOS正在成為大規模量子電腦以及其他受佈線瓶頸限制的應用的關鍵使能技術。
在下圖（取自TU Deflt）中，敏感的類比訊號以藍色表示，而較穩定的數位訊號和電源/偏移線分別以黑色和紅色表示。主要目標是最小化藍色訊號。
低溫專用積體電路（ASIC）面臨的許多挑戰之一是，必須將CMOS技術在低溫下的物理特性（包括功耗和熱預算）保持在較低水準。因此，第三個面向是完全控制ASIC在低溫下的運作。
例如，在下面的圖中，FPGA 現在位於 4K (-269.15 °C)，考慮到 FPGA 的發熱量，這與僅將 DAC 置於 4K 相比，就成了一個巨大的挑戰（而 DAC 本身也是一個巨大的挑戰！）。
（資料來源：用於量子處理器讀取的低溫電子裝置）
儘管Google發布的論文和影片已經相當老舊（2019年），但其中仍包含大量相關資訊。
目前「單量子位元」控制和測量硬體的問題在於，當系統擴展到溫度分級分佈（例如，在 300K 或約 25°C 下讀出）時，佈線瓶頸會顯現出來。右圖顯示了將系統擴展到 72 量子位元系統時所需的電纜數量，以及每個量子位元「組件」（組件指的是 DAC、ADC、AWG 等）數量的一個有用近似值。
接下來的兩張幻燈片展示了Google團隊提出的關於「低溫預製」的方案，不出所料，這與先前將控制權轉移到 4K 的理念相符。有趣的是，對Google而言，數位領域被分為兩部分，分別以 4K 和 300K 解析度運作。
深入研究4K數位控制部分的細節，Google提出了一個非常簡單卻巧妙的AWG（如圖左所示）實作方案。與300K控制域的互連以記憶體的形式實現，用於儲存AWG取樣。
上述方案中我喜歡的一點是，計算邏輯（或稱為經典計算，CC）保持在 300K 的記憶體大小，並且計算邏輯與即時訊號產生之間的介面是透過記憶體實現的。由於記憶體的大小必須很小，因此 CC 和 AWG 之間需要緊密耦合。遺憾的是，關於這個介面的公開資訊非常有限。
＃ 結論
毫無疑問，未來5到10年內，業界將能夠生產出低溫ASI，其完整的數位前端將包括電壓調節器、時脈產生器以及可在深低溫下運作的可重構數位核心。這將有助於克服「佈線瓶頸」。
另一方面，其他模式，例如可在室溫下操作的光尋址量子位元，可能會取得突破，使其與矽量子位元相媲美。
無論如何，可以預見，這項挑戰將在十年內克服。
瞧，這份週日早晨的備忘錄並沒有深入探討任何細節，而是為理解在低溫下操作量子實體（量子位元）的原因、挑戰和解決方案奠定了基礎。
聊天 GPT 反向提示計算機和機器之間的區別。
（提示：「你能畫一幅『低溫量子電腦』的卡通圖嗎？」 vs 「你能畫一幅『低溫量子機器』的卡通圖嗎？」）