System on QSysArch - Quantum Computer System Architecture

QEC：量子糾錯邏輯量子位元（第一部分）

Sat, 18 Jul 2026 00:00:00 +0000

乍一看，量子糾錯似乎很簡單：將實體量子位元分組為邏輯量子位元，應用一種方法來保持它們之間的一致性，然後使用這些邏輯量子位元來操作量子電路。

圖片來源： Riverlane

但實際上，這第一步遠非顯而易見。如何創建和維護這些邏輯量子位元？例如，從量子控制系統（QCS）的角度來看（例如 QM OPX1000、ZI 的 [ZQCS](https://www.zhinst.com/europe/en/products/zqcs-quantum-conptro-quant Cluster](https://qblox.com/products/cluster)），「操作」或「協調」邏輯量子位元需要什麼？一旦這個邏輯量子位元“準備就緒”，又該如何透過由單量子位元閘和雙量子位元閘組成的量子電路來使用它進行量子計算？這個問題看似簡單，但實際上卻關乎硬體控制系統，以及軟體棧，尤其是編譯器：我們現在是否擁有多個編譯器，一個用於物理量子位元，一個用於邏輯量子位元？此外，在由混合GPU/QPU和QCS組成的異質環境中，當需要處理10,000個實體量子位元時，編譯器需要付出怎樣的努力才能應對這種擴展複雜性？這些問題看似簡單，答案卻不簡單！

本備忘錄是量子控制系統視角下關於量子糾錯系列備忘錄的第一篇。這篇簡短的備忘錄介紹了在物理層「創建」一致邏輯量子位元所需的基本概念。

形成邏輯量子比特 Link to heading

什麼是「邏輯量子位元」？創建邏輯量子位元首先要將實體量子位元分組，每個量子位元都被賦予特定的角色。有些量子位元用作輔助量子位元，而有些則用作資料量子位元或主量子位元。

這種分組通常以右側的圖表表示，圖中顯示的是「基於距離 3 的表面代碼 17」（圖片來源：Irréversible Inc）。

以下是適用於表面程式碼的基本結構：

資料量子位元（白色圓圈）儲存量子資訊。表面 17 包含 9 個資料量子位元。
輔助量子位元（黑色圓圈）執行非破壞性奇偶校驗。表面 17 包含 8 個輔助量子位元。

QEC 作為一種協議 Link to heading

數據與輔助量子位元之間的相互作用因「微片」而異：

小牌（綠色和粉紅色面）定義了中間的輔助量子位元與其相鄰資料量子位元之間的錯誤檢查類型關係。
穩定器：每個輔助量子位元用於測量一個泡利算符，或穩定器：表面碼有兩個穩定器：Z 型偵測位元翻轉 (X) 錯誤，而 X 型偵測相位翻轉 (Z) 錯誤。
穩定器測量 是對單一穩定器的測量，其實現方式是將輔助量子位元依序耦合到相鄰的資料量子位元，然後測量輔助量子位元。

伴隨式位元是奇偶校驗穩定器運算子測量結果的體現。每個測量週期都會產生一個伴隨式位元。
綜合徵提取是指在誤差校正週期中執行所有穩定器測量以獲得完整誤差綜合徵的完整過程。

小測驗：誰是量子位元的罪魁禍首？ Link to heading

在此背景下，請參考下圖（圖片_來源：[Laurent Prost _] (https://www.linkedin.com/posts/laurent-prost-product-manager_just-because-ai-generated-content-looks-good-activity-7459167604172083200-good-E _. (https://alice-bob.com/platform/)）。 Z1Z2 和_Z2Z3分別代表量子位元 1 和量子位元 2 之間以及量子位元 2 和量子位元 3 之間的聯合奇偶校驗（穩定器）測量。與先前的二維平面圖不同，該圖假設每個物理量子位元僅與其他一個量子位元相連，這表明這是一個一維重複碼。

NVQLink：英偉達的GPU-量子統一系統架構

Tue, 28 Oct 2025 00:00:00 +0000

我非常高興能成為 Qblox 團隊的一員，該團隊一直以來都在積極與 [Nvidia](https://www.nvidia.com/en-us/solutions/quantus/sum-link NVQLink 標準，以此作為連接在 GPU、CPU 和 QPU（量子處理器，包括 Qblox 正在開發的前端量子控制器）上計算的異質系統的一種方式。

NVQLink概覽 Link to heading

NVQLink 不是連接 GPU 和量子處理器的另一個“電纜”，而是一個完整的框架，允許互連從網路到軟體堆疊的異質設備：

圖片來源：[Nandod](https://www.naddod.com/blog/nvidia-nvqlink-introduction-connecting-quantum

效能規格 Link to heading

關鍵的「硬體」規格著重於網路和運算資源的效能：

網路吞吐量：從 GPU 到 QPU 最高可達 400 Gb/s。
網路延遲：往返延遲（FPGA → GPU → FPGA）小於 4.0 微秒。
GPU 硬體：基於 NVIDIA GB200 Grace Blackwell 超級晶片構建的即時主機，具有大量的 TFLOPS。

為什麼需要 NVQLink Link to heading

你可能會問：“這為什麼重要？”

它創建了一個開放標準，將量子硬體與加速的 GPU 計算緊密整合。
它支援混合工作流程：神經網路校準、量子糾錯（QEC）等。
它提供了一個將軟體和硬體整合在一起的開放平台，使任何人都能與量子電腦進行交互，而無需淹沒在浩瀚的知識海洋中，這要歸功於Cuda-Q。

QRAM 作為量子位元陣列

Sun, 26 Oct 2025 00:00:00 +0000

什麼是量子比特？（圖片來源：微軟）

一般認為，量子運算產業仍處於起步階段，預計在5到10年內取得一些重要的里程碑式成果。這份週日早晨的備忘錄是關於量子電腦未來潛在架構的腦力激盪會議。

在您繼續閱讀之前，請記住，以下內容只是對未來可能性的探討，而不是對將要發生或應該發生的事情的預測。正如史蒂夫‧賈伯斯所說，

你無法預知未來，只能回顧過去，才能將過去的點點滴滴串連起來。所以你必須相信，未來這些點點滴滴終會以某種方式連結起來。你必須相信某些東西──你的直覺、命運、人生、因果報應，或任何它。這個方法從未讓我失望，它徹底改變了我的人生。

回到未來演化 Link to heading

回想起上世紀70年代，那時大型笨重的主機隨處可見，人們很容易聯想到如今的電腦系統。例如，下圖比較了1966年IBM的360/91和2025年部署在G-QuAT的Keysight 1000量子位元。

那麼，我們不妨設想一下，我們希望未來的量子運算系統是什麼樣子呢？下圖展示了我的設想。其想法很簡單，就是將目前由複雜的位元儲存和用於存取這些位元的控制器組成的儲存晶片，與如今實際部署的量子控制系統進行比較。或許會引發爭議的是，這裡不再將量子位元控制器視為處理單元，而是將其比喻為儲存單元。

我正是在這裡偶然發現了 Ken Shirriff 關於 IBM S/360 記憶體的部落格（https://www.righto.com/2019/04/）。部落格和影片的內容簡直太棒了——我從未想過記憶體技術已經發展到如此程度。而且，了解如何使用脈衝來“驅動”核心內存，讓我想起了用於控制和讀取量子比特“實體”（我稱之為“量子比特內存”）的類似技術。

當然，要實現將矽量子位元（或類似裝置）和控制電子元件整合到矽晶片上，還有很長的路要走。在目前的研發階段，量子位元需要在低溫下運作以防止環境雜訊幹擾——沒錯，量子位元是「敏感」的元件。此外，控制電子裝置本身雜訊很大且會產生熱量，因此不適合與量子位元放在一起。

一旦噪音挑戰得到解決（很可能得益於材料科學的突破，例如鐵電記憶體或太赫茲電晶體），業界就必須像矽晶片那樣，採用先進的封裝技術，朝著整合積體電路的方向發展。光子學](https://www.tomshardware.com/tech-industry/semiconductors/amd-reportedly-establishes-usd280-million-silicon-photonics-hub-in-taiwan-new-r-and-d-center-could-accelerate-compan-co-roadpackage)。我不敢妄言這將如何發生，更不敢斷言何時發生，但回顧大型主機的發展歷程，我們可以確信它終將到來。一旦實現，所有電子設備都將與量子計算元件捆綁在一起。

註[2025-10-28]：上圖隱含假設量子位元是基於矽基元件，但這並非必然。例如，光尋址量子位元元件面臨的挑戰並非低溫技術，而是可擴展性和小型化。而且，我們完全可以預期這些裝置也會取得突破性進展－例如光控磁阻隨機存取記憶體（mram-discovery-computing）。

是什麼讓QRAM成為「量子元件」？ Link to heading

如果不回答這個關鍵問題，這段題外話就毫無意義：量子隨機存取記憶體（Quantum RAM）為何如此引人注目？無論是靜態隨機存取記憶體（SRAM）、動態隨機存取記憶體（DRAM）或是同步動態隨機存取記憶體（SDRAM），所有標準隨機存取記憶體的工作原理都非常基本：透過線性位址空間對陣列進行位元讀寫操作。

假設量子位元也可以透過線性位址空間進行尋址。在這種情況下，是什麼讓這個陣列比簡單的「布林比特」陣列更有趣呢？以下是我們在考慮「量子位元」時需要考慮的一些因素：

鳴謝：量子資訊：承諾

糾纏：多個量子位元可以表現出量子糾纏。糾纏的量子位元總是彼此關聯，形成一個單一的系統。即使它們相距無限遠，測量其中一個量子位元的狀態也能讓我們知道另一個量子位元的狀態，而無需直接測量它。
疊加態：疊加態使量子演算法能夠利用其他量子力學現象，例如乾涉和糾纏。疊加態、干涉和糾纏共同創造了強大的運算能力，其解決問題的速度比經典電腦快指數級。

眾所周知，唯一真正意義上的量子概念是糾纏。疊加態只是表達一個系統可以處於兩種或多種已知狀態（但無法直接觀測）的一種方式。一旦被觀測到，系統就會「坍縮」成一個單一的、確定的狀態。疊加態本身並沒有什麼特別之處；其特殊之處在於，我們可以利用糾纏來實現“觀測”而無需“測量”，從而保持量子位元的量子特性。

那麼，要讓 QRAM 符合「量子隨機存取記憶體」的定義，它需要在「疊加態量子位元」上公開什麼樣的介面呢？

表示使用單量子位元閘單獨控制每個量子位元，其中「重置」作為偽閘。
表示利用糾纏技術，透過條件閘控制多重量子位元。
表示透過將量子位元簡化或「坍縮」成單一確定的狀態來讀取每個量子位元。

我必須承認，這是一種過於簡單化和天真的觀點，我的物理學家同事們會對此強烈反對——我也同意需要藉助更好的抽象概念來簡化它的方程式；我還必須承認，我真的不喜歡把“量子比特陣列”稱為“量子存儲器”，但“QRAM”這個名字非常吸引人，而且是一個強有力的比喻。

處理器與記憶體 Link to heading

關於「記憶體隱喻」的一個難題是，是否可以接受「簡化」量子控制系統，使其成為記憶體的輔助部分。或者是否需要一個量子控制單元（QCU），它像圖形處理器（GPU）一樣處理量子位元，在這種情況下，重點在於執行閘序列。

哪種機器適合量子演算法？

Sun, 28 Sep 2025 00:00:00 +0000

在經典電腦領域，圖靈機通常被描述為一種抽象機器，它能夠透過狀態、磁帶和讀寫磁頭來實現任何經典電腦演算法。最早的電腦可以追溯到20世紀50年代，它們是採用這種圖靈架構的大型主機。

那麼量子演算法呢？實現它們需要哪些條件？一般認為，過去的大型機之於傳統計算機，正如今天的量子控制棧之於量子計算機。人們普遍認為，從大型主機到緊湊、可擴展且高效的量子電腦的飛躍將在未來5到10年內發生。

本備忘錄旨在提供一份簡明扼要的指南，幫助理解執行量子演算法的要求。它基於「偽」演算法，該演算法在上一份備忘錄中有所描述，該備忘錄是關於3 blue 1 brow的Grover演算法影片。

執行量子演算法的要求 Link to heading

上圖中有幾點值得注意：

同步性: 各個量子位元上的「單量子位元閘」（以矩形表示）看似同時執行，這是不正確的。除非是多量子位元閘，否則並不需要同時執行兩個閘。因此，「控制階段」一詞具有誤導性，更恰當的描述應該是「控制門序列」。

圖片來源：Qblox 雙閾值條件重置

初始化量子位元最初被「重置」到 |0> 狀態。這裡的“重置”一詞略帶“魔力”，它更準確地說應該被描述為一個門。但由於這樣的閘門並不存在，一種可能的實現方式是基於先前對相同量子位元的讀取結果，使用一個條件閘。
量子位元壽命眾所周知，量子位元的穩定性會隨時間變化－即所謂的相干相干，這要求「量子演算法」的執行速度必須快於量子位元的執行速度。這個時間取決於“量子位元類型”，我將在下週的另一份備忘錄中詳細介紹。就我們而言，我們假設存在一個時間_t_，它代表「量子演算法的最大持續時間」。
門持續時間根據量子位元是單量子位元還是多量子位元，以及量子位元的類型，閘持續時間可能非常短。對於超導/自旋量子位元（也稱為「快速模式」），其持續時間約為數百奈秒，一些研究實驗室正在嘗試將極限推至約20奈秒。請參閱自旋-2規格。

電路中測量乍一看，多量子位元閘（例如 CNOT 閘）似乎存在一個矛盾：一個閘的執行依賴於另一個閘的狀態，但又不違反可觀測性原理，也不導致量子位元疊加態坍縮（「崩塌」）。這個主題本身就足以寫成一份備忘錄，所以我們假設「有一個可行的方法」。然而，在某些情況下，將狀態「約化」為經典的布林值，並將讀出值作為門的輸入是可以接受的。這被稱為電路中測量，通常用帶有兩條線的箭頭表示。
量子糾錯上述演算法中明顯缺少量子糾錯（QEC）。目前，我尚不確定這是演算法在物理量子位元層面上的一種元修飾，還是量子機器在邏輯量子位元層面上的固有屬性，抑或兩者兼而有之。我需要就此主題撰寫一份備忘錄，以闡明我的想法。

標準化時間：T1 和 T2 Link to heading

若不介紹兩個關鍵時間點_T1_和_T2_，這份備忘錄就不完整：

圖片來源：基於薄型InAs-Al混合奈米線的Gatemon量子位元

T1，也稱為_弛豫時間_，是量子位元失去能量並從激發態落到基態所需的時間；換句話說，就是「從|1⟩到|0⟩的時間」。
T2，又稱_退相干時間_，是量子位元的相位資訊得以保存的時間；換句話說，就是疊加相位或「魔態」有效的時間。

鑑於 T1 代表量子位元的能量損失，T2 只能始終小於或等於 T1。但是，在 T2 到 T1 這段時間內發生了什麼？量子位元仍然保留能量，但不足以維持量子疊加態。

我很好奇T1的用途是什麼，因為超過T2之後，量子位元就無法「產生有效的」量子態了。或許這與量子糾錯（QEC）有關，確保QEC在T2週期內完成，且最大量子位元糾錯持續時間為T1。我需要諮詢專家並更新備忘錄。

拉比和拉姆齊的實驗

如果這份備忘錄沒有提及與 T1 和 T2 相關的兩個實驗，那就不完整了。

Rabi 和 T1：T1 利用 Rabi 振盪來測量弛豫時間：Rabi 序列驅動自旋從初始狀態出發，然後測量由於縱向弛豫引起的 Rabi 振盪的衰減 (T1)，以確定自旋恢復到熱平衡的速度。

量子實體組件系統

Sun, 21 Sep 2025 00:00:00 +0000

我最近在ycombinator上看到一篇關於實體組件系統（ECS）範式的文章，ECS通常簡稱為ECS。在詳細閱讀了概念後，我首先想到的是如何將這個範式映射到量子計算系統領域，以及如果可以，這樣做是否有意義。

像往常一樣，我開始向 ChatGPT 請求可視化「應用於量子控制系統的實體組件系統」（左圖）及其對立面「由實體組件系統控制的量子位元」（右圖）。除了注意到在第一種情況下，「人」是系統，而在第二種情況下，量子位元似乎是系統之外，很難理解這些圖像的含義。

回到實體元件系統（ECS），ECS 的主要優勢在於它提倡組合而非繼承、關注點分離，並遵循高度資料導向的方法。 ECS 架構將行為邏輯分離到各個系統中，主要有兩個原因：

首先，以系統為中心的設計透過提高局部性來優化性能，並允許並行有效地處理多個組件。

其次，它強制元件之間解耦，因為互動完全透過系統進行，而不是透過元件之間的直接依賴關係進行。

因此，我們嘗試集思廣益，探討如何將此設計模式應用於量子運算系統：

實體：量子比特
組件：量子位元的控制和讀出表示
系統：對組件進行操作並改變其狀態的「方法」。

有幾點需要考慮，例如，當暴露邏輯量子位元而不是物理量子位元時，這種方法是如何運作的，以及考慮到系統在量子位元方面的規模，根據當前和未來的需求，需要什麼樣的粒度。

總的來說，關於「量子實體組件系統」（QECS）的這段離題討論是一種簡化的方法，但它可以作為週日早晨輕鬆腦力激盪的起點，並讓討論繼續進行下去。

如果你想了解更多關於 ECS 的信息，可以看看 UML board 上的這篇優秀文章，它的內容和插圖給了我很多啟發。

References:

DrawIO diagrams used in this memo:

.drawio .webp .svg
ecs uml