Physics on QSysArch - Quantum Computer System Architecture

脈衝整形：DRAG脈衝

Sat, 08 Nov 2025 00:00:00 +0000

談到提高量子位元保真度，一個間接的問題是：能否透過「整形」比簡單的高斯脈衝更複雜的脈衝來提高閘保真度？答案是：「讓我們來看看_DRAG脈衝」！

人們對 DRAG Pulse 感興趣的真正原因是 Joseph Bardin 在關於 Google 的 Cryo Pulse Modulator 的影片示範中發表的評論：

[21:08] 我們意識到，如果我們不去嘗試諸如拖曳之類的操作，我們只需要一個對稱的包絡線。升餘弦或高斯函數－它們都是對稱的。所以我們建造了一個可編程電流源陣列，然後使用相應的使能函數來創建這種類似婚禮蛋糕形狀的電流波形。這樣我們就可以對振幅等等進行程式設計。

這就是Google的架構──它真的很巧妙：

但是，要讓這種架構能夠產生阻力脈衝，需要做哪些調整呢？要理解這個問題，首先需要了解什麼是阻力脈衝。

數學模型 Link to heading

DRAG（絕熱門導數消除）脈衝由一個標準高斯脈衝及其正交分量加上此脈衝的縮放導數構成。這產生一個雙分量脈衝，一個分量是高斯包絡，另一個分量是高斯導數，這有助於減少向高能態的不必要洩漏，並校正超導量子位元中的相位誤差。

DRAG脈衝的組成部分標準高斯脈衝：

脈衝的基部是一個標準的高斯包絡，它是一條平滑的鐘形曲線。這是脈衝的「同相」\(i(t)\)分量。

高斯導數：在脈衝中加入第二個分量，它是標準高斯脈衝的導數，並乘以一個稱為 \(\beta \) 的因子。這就是「正交」 \(q(t)\) 分量。
總脈衝：最終的 DRAG 脈衝是這兩個分量 \(v(t)\) 的組合。

導數由下列方程式表示：

\[ DRAG(t) = v(t)=i(t)+q(t) = i(t)+ \beta \frac{d(i(t))}{dt} \]

這裡沒有什麼花俏的東西，但我們需要注意的是，拖曳脈衝有很多種類型，而且，即使標準的拖曳脈衝是高斯拖曳脈衝，也絲毫不會阻止我們創造出更強大的組合：

圖片來源：APS

程式化模式 Link to heading

現在我們已經了解了 DRAG 脈衝的建構方式，接下來可以研究它在量子控制系統中的實現。這裡，我將重點分析 Qblox Scheduler，它作為一個高階編譯器，使用戶能夠以量子位元和脈衝的形式定義實驗，同時抽象化底層儀器控制的複雜性。

相關程式碼可在gitlab上找到。以下程式碼是原始程式碼的簡化版本：

  
def drag( t: np.ndarray, G_amp, D_amp, duration: float, nr_sigma: float=4, phase: float=0 )
-> np.ndarray:

mu = t[0] + duration / 2
sigma = duration / (2 * nr_sigma)

# In-phase envelope
gauss_env = G_amp * np.exp(-(0.5 * ((t - mu) ** 2) / sigma**2))
# Quadrature envelope
deriv_gauss_env = -D_amp * (t - mu) / sigma * gauss_env

# generate pulses
drag_wave = gauss_env + 1j * deriv_gauss_env

# Apply phase rotation
rot_drag_wave = rotate_wave(drag_wave, phase=phase)

return rot_drag_wave

這其實很簡單，而且原始程式碼在功能方面更加強大。更多資訊請查看線上文件。

低溫計算機和控制器

Sun, 05 Oct 2025 00:00:00 +0000

來源：用於控制多個量子位元的低溫介面（ arXiv:1912.01299 ）

量子位元有多種類型，其中一種很有前途的類型是超導量子位元。

超導量子位元模式的挑戰在於其對環境雜訊高度敏感，且壽命比其他模式更短。此外，超導量子位元需要在低溫下運行，因此需要使用專門的冷卻系統。

低溫系統的目標是達到接近絕對零度（< 0.1 K），從而最大限度地減少熱能的干擾。量子位元是敏感元件，因此幹擾越小越好。

低溫量子QPU Link to heading

關於低溫應用，有幾個方面需要考慮：首先，將量子處理器（QPU）置於冰箱中，而控制堆疊則在室溫下運作。目前，Bluefors 的解決方案已經可以實現這一點，但這會在互連層面造成所謂的「佈線瓶頸」。

幸運的是，業界在應對這項挑戰方面非常積極主動，並且已經有許多高密度佈線解決方案，甚至與冰箱整合在一起（見右圖）。

低溫數位類比轉換器 (DAC) Link to heading

第二個方面是在更低的溫度下運行控制堆疊。低溫運轉的優點在於，必須將雜訊水準降至最低，以防止量子位元之間的干擾。因此，低溫CMOS正在成為大規模量子電腦以及其他受佈線瓶頸限制的應用的關鍵使能技術。

在下圖（取自TU Deflt）中，敏感的類比訊號以藍色表示，而較穩定的數位訊號和電源/偏移線分別以黑色和紅色表示。主要目標是最小化藍色訊號。

低溫控制亞瑟士 Link to heading

低溫專用積體電路（ASIC）面臨的許多挑戰之一是，必須將CMOS技術在低溫下的物理特性（包括功耗和熱預算）保持在較低水準。因此，第三個面向是完全控制ASIC在低溫下的運作。

例如，在下面的圖中，FPGA 現在位於 4K (-269.15 °C)，考慮到 FPGA 的發熱量，這與僅將 DAC 置於 4K 相比，就成了一個巨大的挑戰（而 DAC 本身也是一個巨大的挑戰！）。

（資料來源：用於量子處理器讀取的低溫電子裝置）

案例研究：Google：邁向量子處理器低溫控制之路 Link to heading

儘管Google發布的論文和影片已經相當老舊（2019年），但其中仍包含大量相關資訊。

目前「單量子位元」控制和測量硬體的問題在於，當系統擴展到溫度分級分佈（例如，在 300K 或約 25°C 下讀出）時，佈線瓶頸會顯現出來。右圖顯示了將系統擴展到 72 量子位元系統時所需的電纜數量，以及每個量子位元「組件」（組件指的是 DAC、ADC、AWG 等）數量的一個有用近似值。

我的量子比特在哪裡？

Mon, 18 Aug 2025 00:00:00 +0000

量子比特的有趣之處在於…我們並不總是能確定它們的位置。因此，這並不奇怪——量子計算仍處於早期發展階段。想想當年研究電晶體的時候，人們使用笨重的測試設備來確定這些電晶體是否真的能如預期運作。如今，量子比特的情況也與之類似。

其理念在於，我們需要進行大量的調整才能確定我們是否真的在與量子位元「對話」。我用了「對話」這個詞，但考慮到量子位元對雜訊非常敏感，或許用「低語」來描述更為貼切。然而，實際上，「與量子位元對話」通常被表述為「控制和讀出」。

這個想法很簡單：首先，你以特定頻率向量子位元發出低語，然後透過讀取「量子位元」來觀察它的反應。有時它會反應，有時則不會，這意味著找到一個量子位元需要進行大量的調諧——而這正是量子物理學家和實驗物理學家如今花費大量時間的地方。

圖片來源：約瑟夫森參量振盪器實現的量子位元讀出

更有趣的是，一旦「找到」一個量子比特，遊戲就會繼續，玩家必須在處理器（我們稱之為「QPU」或量子處理單元）中的一組量子位元中找到一個量子位元。

圖片來源：尼爾斯·玻爾研究所

乍看之下似乎很簡單，但想想看，要同時向所有量子位元發出指令，還要避免量子位元訊號之間的干擾，這有多難。這裡有很多值得探討的地方，但超出了本部落格的範圍。如果您有興趣，可以先閱讀基於神經網路的超導量子晶片頻率最佳化這篇論文。

我們需要記住的是，在製造量子電腦之前，我們必須先能夠製造出在量子位元控制和讀出方面性能可預測的量子處理器（QPU）。目前該領域進展迅速，因此我們完全有理由相信，這項挑戰將在未來五年內解決。

同時，還有一些非常棒的調優工作需要完成——而人工智慧/機器學習正是在這裡發揮作用。我們將在下一篇文章中深入探討這一點。敬請期待！