我偶然发现了 Michaela Eichinger（来自 Quantum Machines）在 LinkedIn 上发表的一篇文章，她提出了一个关于 QPU 含义的非常好的相关问题，总结如下：
量子芯片连接至电路板 - 图片来源：QUtech量子处理单元（QPU）并非仅仅是裸芯片：在传统半导体中，CPU在流片完成后不仅仅是裸露的硅芯片。如果没有封装、时钟分配、存储器层次结构和微代码，那颗芯片就只是一团经过高度工程化的沙子。
量子处理单元（QPU）同样需要严谨的系统工程设计。量子芯片本身无法独立工作。它需要合适的封装和环境（例如稀释制冷机或真空室），以及控制电路和基础设施才能真正执行逻辑门运算。
术语 链接到标题
在所有针对该问题的评论中，Olivier Ezratty的评论尤其实用。他建议定义两个关键术语来澄清概念：“量子计算机”和“量子计算系统”。
量子计算机：运行预定义的量子电路，通常多次运行，并提供有用的结果。因此，它包括编译、优化、QEC/FTQC 实现（如有）、所有经典系统驱动（电子学、光子学）、电路中间测量、经典优化器（用于 NISQ 变分电路）和后处理。以及所有使能技术，包括低温技术。
- 量子计算系统：利用量子计算机解决用户问题。它应包含量子电路生成过程中涉及的所有经典资源，必要时还包括高性能计算资源。以及所使用的量子计算机。
右侧的图表展示了这两个定义。
系统视角：[ QPU || GPU ] 链接到标题
最有趣的部分是量子计算系统。我喜欢将量子计算单元（QPU）和图形处理器（GPU）架构进行类比，如下图所示：
从系统角度来看，QPU 与 GPU 并没有太大区别。QPU 和 GPU 堆栈的不同层之间存在相似之处。
确定哪些部分在量子硬件上运行，哪些逻辑组件在经典计算机上运行也很有帮助，即使两者都是量子计算机的一部分。
Olivier Erzaty 对我发布在 LinkedIn 上的原始图表提出了很有帮助的反馈意见：
互连：至少存在两条互连线。量子互连线用于传输纠缠的量子实体。另一条互连线是实时经典互连线，在 NVQLink 中称为实时互连线 (RTI)。此外，还有一个连接 CPU 的标准经典网络，图中未显示。
校准：理想情况下，校准应该是实时的，但目前大多数情况下还无法实现。目前有两种校准方式：实时校准，它利用量子硬件内部的NPU和读出或伴随式数据运行；以及速度较慢的校准，它利用CPU或GPU，使用诸如Ising等高级vLLM模型运行。这两种方法最终可能会融合，但这可能需要几年时间。
加速：第一张图使用了“量子硬件加速”一词，旨在强调即使没有量子处理器（QPU），量子电路也可以在GPU加速的模拟器上运行。然而，正如Olivier指出的，一些量子领域（例如量子机器学习）使用量子解决方案来提升结果，但并非一定是为了提高速度。为避免混淆，我们将量子硬件特有的部件（序列器、控制器、脉冲星、低温存储器和量子芯片）统称为“量子硬件”。
系统层级 链接到标题
这就形成了如下层级结构，与奥利维尔提出的结构类似：
- 量子系统：一种异构混合系统，可同时运行GPU、CPU和量子处理单元（QPU）。2. 量子计算机：一种执行量子电路并生成概率性读出的系统。3. 量子硬件：包含量子处理单元（QPU）、低温存储器和概率处理单元（PPU）的物理部分。
以下几点需要注意：
xPUs：我提到了“GPU、CPU 和 QPU”，但我本可以使用“xPU”作为任何处理单元的通用术语，因为该系统也可能使用 TPU 和 NPU。
PPU：PPU 代表“脉冲处理单元”。它是固件运行的组件，负责控制和读取脉冲星、（电路中）排序、QEC 和 RTI 网络。
GPU 与 PPU：在 GPU 或 PPU 上运行内核需要在信息传输成本和计算能力之间进行权衡，尤其是在将 PPU 放置在低温恒温器内部时。
＃ 结论
这份简短的备忘录帮助我理清了运行量子计算单元（QPU）的量子计算系统中各个组成部分之间的关系。我特意用GPU作比喻，以便更容易理解QPU涉及的各个组件。
当然，这只是一个简化的视图，我特意省略了很多细节。我会在以后的备忘录中详细介绍。同时，如果您感兴趣，可以了解一下英伟达的CudaQ，它已经解决了图中上半部分所示的许多设计难题。
我还要感谢 Oliver Erzaty 的反馈，以及 Michaela Eichinger 一贯富有洞察力的问题和帖子。
References:
- NVQLink: Real-time accelerated computing for every quantum processor
- CudaQ: NVIDIA’s open platform for quantum computing and the foundation for accelerated quantum supercomputing
- PPU: Real-Time Quantum Control at the Pulse Level
- NVIDIA Ising
For reference, this is the initial diagram posted on LinkedIn:
DrawIO diagrams used in this memo:
