什么是量子比特？（图片来源：
微软）
人们普遍认为，量子计算行业仍处于起步阶段，有望在5到10年内取得一些重要的里程碑式成果。这份周日早晨的备忘录是一次关于量子计算机未来潜在架构的头脑风暴会议。
在您继续阅读之前，请记住，以下内容只是对未来可能性的探讨，而不是对将要发生或应该发生的事情的预测。正如史蒂夫·乔布斯所说，
你无法预知未来，只能回顾过去，才能将过去的点点滴滴串联起来。所以你必须相信，未来这些点点滴滴终会以某种方式连接起来。你必须相信某些东西——你的直觉、命运、人生、因果报应，或者任何它。这种方法从未让我失望，它彻底改变了我的人生。
回想起上世纪70年代，那时大型笨重的主机随处可见，人们很容易联想到如今的计算机系统。例如，下图对比了1966年IBM的360/91和2025年部署在G-QuAT的Keysight 1000量子比特系统。
那么，我们不妨设想一下，我们希望未来的量子计算系统是什么样子呢？下图展示了我的设想。其思路很简单，就是将目前由复杂的比特存储和用于访问这些比特的控制器组成的存储芯片，与如今实际部署的量子控制系统进行比较。或许会引发争议的是，这里不再将量子比特控制器视为处理单元，而是将其比作存储单元。
我正是在这里偶然发现了 Ken Shirriff 关于 IBM S/360 内存的博客（https://www.righto.com/2019/04/）。博客和视频的内容简直太棒了——我从未想过内存技术已经发展到如此程度。而且，了解如何使用脉冲来“驱动”核心内存，让我想起了用于控制和读取量子比特“实体”（我称之为“量子比特内存”）的类似技术。
当然，要实现将硅量子比特（或类似器件）和控制电子器件集成到硅芯片上，还有很长的路要走。在目前的研发阶段，量子比特需要在低温下运行以防止环境噪声干扰——没错，量子比特是“敏感”的元件。此外，控制电子器件本身噪声很大且会产生热量，因此不适合与量子比特放在一起。
一旦噪声挑战得到解决（很可能得益于材料科学的突破，例如铁电存储器或太赫兹晶体管），业界就必须像硅芯片那样，采用先进的封装技术，朝着集成集成电路的方向发展。光子学](https://www.tomshardware.com/tech-industry/semiconductors/amd-reportedly-establishes-usd280-million-silicon-photonics-hub-in-taiwan-new-r-and-d-center-could-accelerate-companys-co-packaged-optics-roadmap)。我不敢妄言这将如何发生，更不敢断言何时发生，但回顾大型机的发展历程，我们可以确信它终将到来。一旦实现，所有电子设备都将与量子计算元件捆绑在一起。
注[2025-10-28]：上图隐含假设量子比特基于硅基器件，但这并非必然。例如，光寻址量子比特器件面临的挑战并非低温技术，而是可扩展性和小型化。而且，我们完全可以预期这些器件也会取得突破性进展——例如光控磁阻随机存取存储器（mram-discovery-computing）。
是什么让QRAM成为“量子元件”？
链接到标题
如果不回答这个关键问题，这段题外话就毫无意义：量子随机存取存储器（Quantum RAM）为何如此引人注目？无论是静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）还是同步动态随机存取存储器（SDRAM），所有标准随机存取存储器的工作原理都非常基本：通过线性地址空间对数组进行位读写操作。
假设量子比特也可以通过线性地址空间进行寻址。在这种情况下，是什么让这个阵列比简单的“布尔比特”阵列更有趣呢？以下是我们在考虑“量子比特”时需要考虑的一些因素：
众所周知，唯一真正意义上的量子概念是纠缠。叠加态只是表达一个系统可以处于两种或多种已知状态（但无法直接观测）的一种方式。一旦被观测到，系统就会“坍缩”成一个单一的、确定的状态。叠加态本身并没有什么特别之处；其特殊之处在于，我们可以利用纠缠来实现“观测”而无需“测量”，从而保持量子比特的量子特性。
那么，要使 QRAM 符合“量子随机存取存储器”的定义，它需要在“叠加态量子比特”上公开什么样的接口呢？
我必须承认，这是一种过于简单化和天真的观点，我的物理学家同事们会对此强烈反对——我也同意需要借助更好的抽象概念来简化它的方程式；我还必须承认，我真的不喜欢把“量子比特阵列”称为“量子存储器”，但“QRAM”这个名字非常吸引人，而且是一个强有力的比喻。
关于“内存隐喻”的一个难题是，是否可以接受“简化”量子控制系统，使其成为内存的辅助部分。或者是否需要一个量子控制单元（QCU），它像图形处理器（GPU）一样处理量子比特，在这种情况下，重点在于执行门序列。
当然，有人可能会说这两种情况本质上是一样的——在第一种情况下，处理器只不过是内存阵列中的控制器。但从系统架构的角度来看，重要的是要强调所暴露的接口：对于内存而言，实际的门序列器是CPU/GPU，与QRAM的交互基于门（写入）和读出（读取）。对于量子处理器而言，序列器位于量子计算单元（QCU）中，交互基于门序列。为了使前者正常工作，CPU/GPU必须处理一定程度的多量子比特门同步性。
量子比特面临的诸多挑战之一是规模问题，包括数量和可靠性两个方面。数量指的是在同一芯片上封装更多量子比特的能力，而可靠性指的是制造出特性更明确的量子比特的能力。我特意没有提及退相干时间，因为更长的退相干时间未必总是有利的；我会在以后的备忘录中详细讨论这个问题。
回到可靠性问题，值得注意的是，如今的RAM控制器内部都集成了ECC（纠错码）；而QRAM如果也能集成QEC（量子纠错）技术，性能将会得到提升。这将打造出“可靠的量子存储器”。
我喜欢量子存储单元抽象概念的一点是，它很容易让人联想到DNA测序行业的演变：过去，DNA测序仪非常昂贵，因为它们的目标是逐个序列进行完美匹配，而完成整个人类基因组的测序确实花了32年时间。但随着下一代测序（NGS）技术的出现，测序仅需一天，价格也大幅降低。原因在于：大规模并行测序方法（图片来源：IEEE Spectum）。
所以，或许我们可以考虑，一旦我们能够制造出 QRAM IC，可靠性的关键将在于实现大规模冗余，即通过共封装数千个功能相同的 QRAM，而不是像 QEC 现在所追求的那样，试图让单个基于逻辑量子比特的 QRAM 达到完美？
＃ 结论
瞧，五年后我会再来看看这份备忘录，看看其中有多少内容会变成现实，如果有的话！
＃ 参考
本备忘录中使用的DrawIO图表：