Physics on QSysArch - Quantum Computer System Architecture

脉冲整形：DRAG脉冲

Sat, 08 Nov 2025 00:00:00 +0000

谈到提高量子比特保真度，一个间接的问题是：能否通过“整形”比简单的高斯脉冲更复杂的脉冲来提高门保真度？答案是：“让我们来看看_DRAG脉冲”！

人们对 DRAG Pulse 感兴趣的真正原因是 Joseph Bardin 在关于 Google 的 Cryo Pulse Modulator 的视频演示中发表的评论：

[21:08] 我们意识到，如果我们不去尝试诸如拖拽之类的操作，我们只需要一个对称的包络线。升余弦或高斯函数——它们都是对称的。所以我们构建了一个可编程电流源阵列，然后使用相应的使能函数来创建这种类似婚礼蛋糕形状的电流波形。这样我们就可以对振幅等等进行编程。

这就是谷歌的架构——它真的很巧妙：

但是，要使这种架构能够产生阻力脉冲，需要做哪些调整呢？要理解这个问题，首先需要了解什么是阻力脉冲。

数学模型链接到标题

DRAG（绝热门导数消除）脉冲由一个标准高斯脉冲及其正交分量加上该脉冲的缩放导数构成。这产生一个双分量脉冲，一个分量是高斯包络，另一个分量是高斯导数，这有助于减少向高能态的不必要泄漏，并校正超导量子比特中的相位误差。

DRAG脉冲的组成部分标准高斯脉冲：

脉冲的基部是一个标准的高斯包络，它是一条平滑的钟形曲线。这是脉冲的“同相”\(i(t)\)分量。

高斯导数：在脉冲中添加第二个分量，它是标准高斯脉冲的导数，并乘以一个称为 \(\beta \) 的因子。这就是“正交” \(q(t)\) 分量。
总脉冲：最终的 DRAG 脉冲是这两个分量 \(v(t)\) 的组合。

导数由以下方程表示：

\[ DRAG(t) = v(t)=i(t)+q(t) = i(t)+ \beta \frac{d(i(t))}{dt} \]

这里没有什么花哨的东西，但我们需要注意的是，拖拽脉冲有很多种类型，而且，即使标准的拖拽脉冲是高斯拖拽脉冲，也丝毫不会阻止我们创造出更强大的组合：

图片来源：APS

程序化模式链接到标题

现在我们已经了解了 DRAG 脉冲的构建方式，接下来可以研究它如何通过量子控制系统实现。这里，我将重点分析 Qblox Scheduler，它作为一个高级编译器，使用户能够用量子比特和脉冲来定义实验，同时抽象化底层仪器控制的复杂性。

相关代码可在gitlab上找到。以下代码是原始代码的简化版本：

  
def drag( t: np.ndarray, G_amp, D_amp, duration: float, nr_sigma: float=4, phase: float=0 )
-> np.ndarray:

mu = t[0] + duration / 2
sigma = duration / (2 * nr_sigma)

# In-phase envelope
gauss_env = G_amp * np.exp(-(0.5 * ((t - mu) ** 2) / sigma**2))
# Quadrature envelope
deriv_gauss_env = -D_amp * (t - mu) / sigma * gauss_env

# generate pulses
drag_wave = gauss_env + 1j * deriv_gauss_env

# Apply phase rotation
rot_drag_wave = rotate_wave(drag_wave, phase=phase)

return rot_drag_wave

这其实很简单，而且原始代码在功能方面更加强大。更多信息请查看在线文档。

低温计算机和控制器

Sun, 05 Oct 2025 00:00:00 +0000

来源：用于控制多个量子比特的低温接口（ arXiv:1912.01299 ）

量子比特有多种类型，其中一种很有前途的类型是超导量子比特。

超导量子比特模式的挑战在于其对环境噪声高度敏感，且寿命比其他模式更短。此外，超导量子比特需要在低温下运行，因此需要使用专门的冷却系统。

低温系统的目标是达到接近绝对零度（< 0.1 K），从而最大限度地减少热能的干扰。量子比特是敏感元件，因此干扰越小越好。

低温量子QPU 链接到标题

关于低温应用，有几个方面需要考虑：首先，将量子处理器（QPU）置于冰箱中，而控制堆栈则在室温下运行。目前，Bluefors 的解决方案已经可以实现这一点，但这会在互连层面造成所谓的“布线瓶颈”。

幸运的是，业界在应对这一挑战方面非常积极主动，并且已经有很多高密度布线解决方案，甚至与冰箱集成在一起（见右图）。

低温数模转换器 (DAC) 链接到标题

第二个方面是在更低的温度下运行控制堆栈。低温运行的优势在于，必须将噪声水平降至最低，以防止量子比特之间的干扰。因此，低温CMOS正在成为大规模量子计算机以及其他受布线瓶颈限制的应用的关键使能技术。

在下图（来自TU Deflt）中，敏感的模拟信号以蓝色表示，而更稳定的数字信号和电源/偏置线分别以黑色和红色表示。主要目标是最小化蓝色信号。

低温控制亚瑟士链接到标题

低温专用集成电路（ASIC）面临的诸多挑战之一是，必须将CMOS技术在低温下的物理特性（包括功耗和热预算）保持在较低水平。因此，第三个方面是完全控制ASIC在低温下的运行。

例如，在下面的图中，FPGA 现在位于 4K (-269.15 °C)，考虑到 FPGA 的发热量，这与仅将 DAC 置于 4K 相比，就成了一个巨大的挑战（而 DAC 本身也是一个巨大的挑战！）。

（来源：用于量子处理器读出的低温电子器件）

案例研究：谷歌：迈向量子处理器低温控制之路链接到标题

尽管谷歌发布的论文和视频已经相当老旧（2019年），但其中仍然包含大量相关信息。

当前“单量子比特”控制和测量硬件的问题在于，当系统扩展到温度分级分布（例如，在 300K 或约 25°C 下读出）时，布线瓶颈会显现出来。右图显示了将系统扩展到 72 量子比特系统时所需的电缆数量，以及每个量子比特“组件”（组件指的是 DAC、ADC、AWG 等）数量的近似值。

接下来的两张幻灯片展示了谷歌团队提出的关于“低温预制”的方案，不出所料，这与之前将控制权转移到 4K 的理念相符。有趣的是，对谷歌而言，数字领域被分为两部分，分别以 4K 和 300K 分辨率运行。

我的量子比特在哪儿？

Mon, 18 Aug 2025 00:00:00 +0000

量子比特的有趣之处在于……我们并不总是能确定它们的位置。因此，这并不奇怪——量子计算仍处于早期发展阶段。想想当年研究晶体管的时候，人们使用笨重的测试设备来确定这些晶体管是否真的按预期工作。如今，量子比特的情况也与之类似。

其理念在于，我们需要进行大量的调整才能确定我们是否真的在与量子比特“对话”。我用了“对话”这个词，但考虑到量子比特对噪声非常敏感，或许用“低语”来描述更为贴切。然而，实际上，“与量子比特对话”通常被表述为“控制和读出”。

这个想法很简单：首先，你以特定频率向量子比特发出低语，然后通过读取“量子比特”来观察它的反应。有时它会反应，有时则不会，这意味着找到一个量子比特需要进行大量的调谐——而这正是量子物理学家和实验物理学家如今花费大量时间的地方。

图片来源：约瑟夫森参量振荡器实现的量子比特读出

更有趣的是，一旦“找到”了一个量子比特，游戏就会继续，玩家必须在处理器（我们称之为“QPU”或量子处理单元）中的一组量子比特中找到一个量子比特。

图片来源：尼尔斯·玻尔研究所

乍一看似乎很简单，但想想看，要同时向所有量子比特发出指令，还要避免量子比特信号之间的干扰，这有多难。这里面有很多值得探讨的地方，但超出了本博客的范围。如果您感兴趣，可以先阅读基于神经网络的超导量子芯片频率优化这篇论文。

我们需要记住的是，在制造量子计算机之前，我们必须首先能够制造出在量子比特控制和读出方面性能可预测的量子处理器（QPU）。目前该领域进展迅速，因此我们完全有理由相信，这一挑战将在未来五年内得到解决。

与此同时，还有一些非常棒的调优工作需要完成——而人工智能/机器学习正是在这里发挥作用。我们将在下一篇文章中深入探讨这一点。敬请期待！