Asic on QSysArch - Quantum Computer System Architecture

半导体计量学：原子尺度测量

Fri, 10 Jul 2026 00:00:00 +0000

本简短备忘录总结了半导体计量学中使用的各种方法，用于硅晶圆检测。

半导体计量学涉及对用于生产专用集成电路（ASIC）的晶圆进行精确测量和分析。其目标是确保器件制造过程中原子级晶体管布局的质量和性能，因为即使制造过程中出现皮米级的偏差也会影响良率。

计量技术链接到标题

以下是一些用于质量测量的技术和仪器，以及它们在测量过程中的作用概述：

光学显微镜（~2D）链接到标题

传统的光学显微镜（用于生物学）需要光线直接穿过（“透射”）样本才能检测相位变化。然而，硅片完全不透明且反射率很高。由于光线无法穿过硅片，因此这些标准系统无法使用。

晶圆检测并非直接检测晶圆表面，而是利用反射光，并有几种不同的方法：明场、暗场和微分干涉对比 (DIC)。明场检测使用垂直照射到晶圆上并反射回来的光线，而暗场检测则使用以较大倾斜角度照射到晶圆上的光线，这种方法可以检测凸起的缺陷，例如颗粒污染、细微划痕和微缺陷。

对于晶圆而言，最有趣的显微镜是微分干涉对比显微镜（DICC）。它利用偏振光和特制的沃拉斯顿棱镜将光线分成两束，使其在晶圆表面反射，然后再重新组合。通过对晶圆进行类似三维的观察，它可以揭示微观的高度差异和表面纹理。 (图片来源：尼康显微镜)

扫描电子显微镜 (SEM) 链接到标题

扫描电子显微镜 (SEM) 是半导体制造中最常用的仪器之一，因为它能够观察比光学显微镜小得多的特征（分辨率高 100 倍）。SEM 不使用光学显微镜，而是使用聚焦电子束扫描晶圆表面，从而生成晶圆形貌和成分的高分辨率三维图像。

与可以“一次性成像”的光学显微镜不同，扫描电子显微镜（SEM）需要用极细的电子束逐点“扫描”晶圆，然后重建图像，每个像素的亮度取决于从晶圆上相应位置检测到的电子数量。扫描过程不使用机械部件，而是利用磁线圈产生磁场，将电子束聚焦到仅几纳米宽的光斑上（与老式笨重的CRT电视机有些类似）。

原子力显微镜 (AFM) 链接到标题

原子力显微镜 (AFM) 与扫描电子显微镜 (SEM) 有着本质区别：AFM 不使用电子束，而是利用柔性悬臂梁上的超细探针，在原子尺度上“感知”并绘制表面形貌图，就像盲人阅读盲文一样。AFM 测量的是表面形貌。

与扫描电镜（SEM）类似，原子力显微镜（AFM）也是逐点扫描表面。然而，AFM 并非记录发射的电子，而是测量多个参数，包括探针高度、悬臂梁偏转和相互作用力，从而生成真正的三维表面图。

悬臂梁可以以多种模式与可观测对象相互作用：在接触模式下，探针尖端与晶圆保持持续接触；在轻敲模式下，悬臂梁在其共振频率附近振荡，与表面的短暂接触会改变其振荡幅度；此外，还有一种非接触模式，该模式利用吸引力作为测量原理，但其信噪比通常较低。

X射线衍射 (XRD) 链接到标题

X射线衍射（XRD）与以前的仪器非常不同，以前的仪器主要检测晶片的表面，而XRD探测材料内部的晶体（或原子）结构。

它是用于检测硅片晶体取向、晶格间距、应变和晶体质量等参数的最重要的无损检测仪器之一。X射线衍射（XRD）必不可少，因为即使硅片在“表面显微镜”下看起来完美无瑕，XRD也能检测到晶格的细微变化，而这些变化会对晶体管的性能和生产良率产生显著影响。

＃＃概括

| 方法 | # | 分辨率 | 速度 | 成本 | 典型用途 | | —————— | —- | ———– | ——— | —- | —————————– | | 光学 | ~ 2D | ~0.2 µm | 非常快 | 低 | 常规晶圆检测 | | 扫描电子显微镜 (SEM) | ~ 2D | 1–10 nm | 慢 | 高 | 详细缺陷分析 | | 原子力显微镜 (AFM) | 3D | <1 nm（垂直） | 非常慢 | 高 | 表面粗糙度测量 | | X射线 | 3D | 可变 | 中等 | 高 | 内部结构检测 |

张量处理单元 (TPU)：高级系统架构

Fri, 12 Dec 2025 00:00:00 +0000

在人工智能能耗巨大的今天，张量处理单元（TPU）的出现改变了游戏规则。它是谷歌专门为机器学习任务定制设计的芯片。

这份简短的备忘录旨在提供 TPU 架构的高级系统视图，以及自 2016 年诞生以来 TPU 的发展演变。

我还会尝试回答这个关键问题：既然我们已经有了GPU，为什么还需要TPU？TPU有哪些GPU所不具备的优势？它们与神经形态集成电路相比如何？除了TPU和GPU之外，还有其他架构可供选择吗？

(来源：Google Cloud)

TPU存在的意义——以及它解决了哪些问题链接到标题

TPU 与 GPU 有着相同的目标：通过实现大规模并行性来克服摩尔定律减缓带来的限制：与可用于处理通用计算的传统 CPU 不同，传统 CPU 在一定程度上通过多核概念实现了一定程度的并行性（这要归功于丹纳德缩放定律），TPU 和 GPU 是专门设计的硬件，用于处理简单和特定的任务，但效率远高于任何 CPU。

从宏观层面来说，可以说它们通过“牺牲通用性来换取性能”的方式，提供了比通用 CPU 或 GPU 更优异的性能和效率。

TPU 从根本上来说是为神经网络使用的繁重线性代数任务而设计的，例如矩阵乘法和张量运算。

TPU 的核心是脉动阵列，它是一个处理单元矩阵（通常称为 PE，在右图中表示为 MAC），可以执行并行计算。

以 TPU 为例，这个处理单元（或称 MAC）是一个简单的 8 位乘法器，它将激活值（嵌入向量）与神经网络的权重相乘并累加。只有通过大规模并行执行此操作，TPU 才能实现比 CPU 高得多的吞吐量。GPU 也是如此！但首先，让我们回顾一下 TPU 的发展历程。

TPU 的演变链接到标题

TPUv1：第一代 TPU 链接到标题

TPUv1仅用了15个月就开发完成，其主要目标是提升神经网络的推理能力（并非学习能力，而仅仅是推理能力）。为此，谷歌需要矩阵乘法器，并且不仅要保证高速运行，还要降低功耗。降低功耗的关键在于提高内存局部性，例如减少外部存储器和TPU内存之间不必要的数据传输。这将提高单位控制时间的运算强度，即减少TPU等待数据的空闲时间。

神经形态集成电路：高级系统架构

Fri, 28 Nov 2025 00:00:00 +0000

最近在讨论Neuralink公司时，我听说了神经形态处理单元（NPU）。Innatera Pulsar芯片（见右图）虽然与量子计算无关，但我认为花点时间了解一下这种新的处理架构会很有意思。事实上，该领域领先的集成电路供应商之一是一家名为Innatera的荷兰公司。Innatera最新的芯片Pulsar基于低功耗脉冲神经网络（见右图）。

在本备忘录中，我将尝试逆向工程尽可能多的信息，以了解这些神经形态集成电路的架构、脉冲神经网络的设计以及用于对这些设备进行编程的软件栈。

硬件架构链接到标题

这是对 Pulsar IC 架构图的重新绘制尝试（原始图像，并补充了白皮书中的见解）：

我确实很喜欢使用 RISC-V CPU 的想法——这清楚地表明 Innatera 团队从一开始就做出了正确的架构决策。在 Innatera 早期的 T1 芯片的一张示意图中，RISC-V CPU 与 F 扩展（浮点运算支持）捆绑在一起。

该集成电路集成了多种标准接口（SPI、I2C 等）和一个电源管理单元 (PMU)，用于在进入“睡眠模式”或“省电模式”时开启或关闭集成电路的某些部分。遗憾的是，除了一个球形电池组显示“小于 1mW”之外，我找不到任何关于实际功耗的数据。假设供电电压为 1.8V，则电流将小于 500 µA（I=W/V）。我还想知道“每个周期”的功耗指标是否相关：在这种情况下，假设频率为 100Hz（突触更新周期），则平均每次突触更新的电流为 5 µA。

Pulsar 最新发布的架构图显示了两个加速器：一个 CNN 和一个 FFT。我认为更广义的描述应该是 GEMM（通用矩阵乘法器，神经网络计算的关键）和 SFU（特殊功能单元，用于加速 FFT 计算）。更多信息请查看关于 GPU 架构的帖子。此外，还有一个脉冲编码器-解码器，它似乎是作为 RISC-V 的协处理器开发的，但我没有找到更多细节。

脉冲神经网络架构链接到标题

剩下的问题是关于脉冲神经网络（Spiking Neural Network，简称 SNN）：它是如何工作的？

比喻链接到标题

我请 Gemini 用一个比喻向 8 岁的孩子解释脉冲神经网络。以下是他们给出的比喻：

把大脑想象成一个巨大的邮局，“神经元”就是传递信息的信使。

信使和笔记：

在普通的计算机程序中，每个通信节点都在不停地传递和发送数字。而在脉冲神经网络中，通信节点则非常安静且节能：它们只在发生重要事件（例如微小的电脉冲）时才发送一条简短的“嘿！”消息。

Asic on QSysArch - Quantum Computer System Architecture

半导体计量学：原子尺度测量

计量技术 链接到标题

光学显微镜（~2D） 链接到标题