<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Asic on QSysArch - Quantum Computer System Architecture</title><link>https://qsysarch.com/ko/categories/asic/</link><description>Recent content in Asic on QSysArch - Quantum Computer System Architecture</description><generator>Hugo</generator><language>ko</language><lastBuildDate>Fri, 10 Jul 2026 00:00:00 +0000</lastBuildDate><atom:link href="https://qsysarch.com/ko/categories/asic/index.xml" rel="self" type="application/rss+xml"/><item><title>반도체 계측학: 원자 규모 측정</title><link>https://qsysarch.com/ko/posts/semiconductor-metrology/</link><pubDate>Fri, 10 Jul 2026 00:00:00 +0000</pubDate><guid>https://qsysarch.com/ko/posts/semiconductor-metrology/</guid><description>&lt;p&gt;이 짧은 메모는 실리콘 웨이퍼 검사에 사용되는 반도체 계측 방법론을 요약한 것입니다.&lt;/p&gt;&#10;&lt;p&gt;반도체 계측학은 ASIC 생산에 사용되는 웨이퍼를 정밀하게 측정하고 분석하는 분야입니다. 목표는 소자 제조 과정에서 원자 수준의 트랜지스터 배치 품질과 성능을 보장하는 것입니다. 제조 공정에서 피코미터 단위의 오차라도 발생하면 수율에 영향을 미치기 때문입니다.&lt;/p&gt;&#10;&lt;h1 id="계측-기술"&gt;&#10; 계측 기술&#10; &lt;a class="heading-link" href="#%ea%b3%84%ec%b8%a1-%ea%b8%b0%ec%88%a0"&gt;&#10; &lt;i class="fa-solid fa-link" aria-hidden="true" title="Link to heading"&gt;&lt;/i&gt;&#10; &lt;span class="sr-only"&gt;Link to heading&lt;/span&gt;&#10; &lt;/a&gt;&#10;&lt;/h1&gt;&#10;&lt;p&gt;다음은 품질 측정에 사용되는 몇 가지 기술과 도구, 그리고 그 과정에서 각각의 역할에 대한 개요입니다.&lt;/p&gt;&#10;&lt;h2 id="광학-현미경-2d"&gt;&#10; 광학 현미경 (~2D) &#10;&lt;img class="glightbox" src="https://qsysarch.com/images//asic-metrology/optical-microscope.webp#right-h200px" alt="" /&gt;&#10; &lt;a class="heading-link" href="#%ea%b4%91%ed%95%99-%ed%98%84%eb%af%b8%ea%b2%bd-2d"&gt;&#10; &lt;i class="fa-solid fa-link" aria-hidden="true" title="Link to heading"&gt;&lt;/i&gt;&#10; &lt;span class="sr-only"&gt;Link to heading&lt;/span&gt;&#10; &lt;/a&gt;&#10;&lt;/h2&gt;&#10;&lt;p&gt;기존의 광학 현미경(생물학 분야에 사용됨)은 위상 변화를 감지하기 위해 빛이 시료를 직접 통과해야 합니다. 그러나 실리콘 웨이퍼는 완전히 불투명하고 반사율이 매우 높습니다. 빛이 실리콘 웨이퍼를 통과할 수 없기 때문에 이러한 표준 시스템은 사용할 수 없습니다.&lt;/p&gt;</description></item><item><title>텐서 처리 장치(TPU): 고수준 시스템 아키텍처</title><link>https://qsysarch.com/ko/posts/tpu-architecture/</link><pubDate>Fri, 12 Dec 2025 00:00:00 +0000</pubDate><guid>https://qsysarch.com/ko/posts/tpu-architecture/</guid><description>&lt;img src='https://qsysarch.com/images/tensor-processors/tpu-vs-gpu.webp' style='width:350px;float:right;'&gt;&#10;&lt;p&gt;인공지능이 막대한 에너지를 소비하는 시대에 텐서 처리 장치(TPU)는 판도를 바꿀 만한 기술입니다. TPU는 구글이 머신러닝 작업을 위해 특별히 설계한 맞춤형 칩입니다.&lt;/p&gt;&#10;&lt;p&gt;이 간단한 메모는 TPU 아키텍처에 대한 개괄적인 시스템적 관점과 2016년 처음 출시된 이후 어떻게 발전해 왔는지에 대한 정보를 제공하기 위한 것입니다.&lt;/p&gt;&#10;&lt;p&gt;또한 다음과 같은 중요한 질문에 대한 답을 찾아보겠습니다. 이미 GPU가 있는데 왜 TPU가 필요할까요? TPU는 GPU에 없는 어떤 장점을 가지고 있을까요? 뉴로모픽 IC와는 어떻게 비교될까요? 그리고 TPU와 GPU를 대체할 만한 아키텍처는 없을까요?&lt;/p&gt;</description></item><item><title>뉴로모픽 IC: 고수준 시스템 아키텍처</title><link>https://qsysarch.com/ko/posts/neuromorphic-ics-system-architecture/</link><pubDate>Fri, 28 Nov 2025 00:00:00 +0000</pubDate><guid>https://qsysarch.com/ko/posts/neuromorphic-ics-system-architecture/</guid><description>&lt;p&gt;최근 뉴럴링크(Neuralink)에 대해 이야기하다가 뉴로모픽 프로세싱 유닛(NPU)에 대해 알게 되었습니다. 이 NPU는 양자 컴퓨팅과는 직접적인 관련은 없지만, 새로운 프로세싱 아키텍처에서 영감을 얻는 것도 흥미로울 것 같았습니다. 마침 이 분야의 선두 IC 제조사 중 하나인 네덜란드 회사 이네이트라(Innatera)의 최신 IC인 펄서(Pulsar)는 저전력 스파이킹 뉴럴 네트워크(Spiking Neural Networks, 오른쪽 그림 참조)를 기반으로 합니다.&lt;/p&gt;&#10;&lt;p&gt;이 메모에서는 뉴로모픽 IC의 아키텍처, 스파이킹 신경망의 설계 방식, 그리고 이러한 장치를 프로그래밍하는 데 사용되는 소프트웨어 스택에 대한 정보를 최대한 많이 역설계해 보려고 합니다.&lt;/p&gt;</description></item></channel></rss>