System on QSysArch - Quantum Computer System Architecture

QEC：量子誤り訂正論理量子ビット（パート1）

Sat, 18 Jul 2026 00:00:00 +0000

一見すると、量子誤り訂正は単純なように思える。物理的な量子ビットを論理量子ビットにまとめ、それらの間の一貫性を維持する方法を適用し、これらの論理量子ビットを使用して量子回路を動作させる、という手順である。

しかし実際には、この最初のステップは決して自明ではありません。論理量子ビットはどのように作成され、維持されるのでしょうか？例えば、量子制御システム（QCS）の観点から（QM OPX1000、ZIのZQCS、Qblox Q1 Clusterなど）、論理量子ビットを「操作」または「オーケストレーション」するには何が必要なのでしょうか？そして、この論理量子ビットが操作可能な状態になったら、1量子ビットゲートと2量子ビットゲートで構成される量子回路を介して量子計算を実行するために、それを使用するには何が必要なのでしょうか？この単純な疑問は、ハードウェア制御システムだけでなく、ソフトウェアスタック、特にコンパイラにも関係しています。物理量子ビット用と論理量子ビット用で、複数のコンパイラが存在するのでしょうか？また、スケーラビリティに関しては、ハイブリッドGPU/QPUとQCSで構成される異種環境で10,000個の物理量子ビットを扱う場合、コンパイラはスケーリングの複雑さに対処するために何が必要なのでしょうか？これらは単純な疑問ですが、その答えは決して容易ではありません。

本稿は、量子制御システムの観点から量子誤り訂正について論じる一連の文書の第一弾です。この最初の短い文書では、物理層において一貫性のある論理量子ビットを「生成」するために必要な基本概念を紹介します。

論理量子ビットの形成見出しへのリンク

「論理量子ビット」とは何でしょうか？論理量子ビットの作成は、物理量子ビットをグループ化することから始まります。各量子ビットには特定の役割が割り当てられます。補助量子ビットまたはヘルパー量子ビットとして機能するものもあれば、データ量子ビットまたは主量子ビットとして機能するものもあります。

このグループ分けは、右側の図でよく表されます。この図は、「距離3に基づく表面コード17」を示しています（画像提供：Irréversible Inc）。

表面コードに適用できる基本的な構造は以下のとおりです。

データ量子ビット（白い円）は量子情報を保持します。表面17には9個のデータ量子ビットがあります。
補助量子ビット（黒丸）は、非破壊的なパリティチェックを実行します。表面17には8つの補助量子ビットが含まれています。

プロトコルとしてのQEC 見出しへのリンク

データと補助量子ビット間の相互作用は、それぞれの「プラケット」に固有のものである。

プラケット（緑とピンクの面）は、中央の補助量子ビットとその隣接するデータ量子ビット間のエラーチェックの類型的な関係を定義します。
スタビライザー: 各補助量子ビットは、1 つのパウリ演算子、つまりスタビライザーを測定するために使用されます。表面コードには 2 つのスタビライザーがあります。Z タイプはビット反転 (X) エラーを検出し、X タイプは位相反転 (Z) エラーを検出します。
スタビライザー測定は、単一のスタビライザーの測定であり、補助量子ビットを隣接するデータ量子ビットに順次結合し、その後補助量子ビットを測定することによって実現されます。

シンドロームビットは、パリティチェック安定化演算子の測定結果です。シンドロームビットは、測定サイクルごとに1つ生成されます。
シンドローム抽出とは、誤差補正サイクルで全ての安定化測定を実行して、完全な誤差シンドロームを取得する一連のプロセスです。

ちょっとしたクイズ：キュービットの犯人は誰でしょう？見出しへのリンク

この文脈で、以下の図（出典：Alice & BobよりLaurent Prost）を検討してください。Z ₁ Z ₂と Z ₂ Z _{3 は}、それぞれ Qubit 1 と Qubit 2 の間、および Qubit 2 と Qubit 3 の間の共同パリティチェック（安定化）測定を表します。これまでの 2 次元プラケットとは異なり、この図では各物理量子ビットが他の 1 つの量子ビットのみにリンクされていると想定しており、1 次元の繰り返しコードを示しています。

NVQLink：NVIDIAのGPU-量子統合システムアーキテクチャ

Tue, 28 Oct 2025 00:00:00 +0000

私は、Qblox のチームの一員になれたことを大変嬉しく思っています。このチームは、Nvidia と積極的に協力し、NVQLink 標準を推進しています。これは、GPU、CPU、および QPU (量子プロセッサ、Qblox が開発している最前線の量子コントローラを含む) 上で計算される異種システムを相互接続する方法です。

NVQLinkの概要見出しへのリンク

NVQLinkは、GPUと量子プロセッサを接続するための単なる「ケーブル」ではなく、ネットワークからソフトウェアスタックまで、異種デバイスを相互接続できる包括的なフレームワークです。

画像提供: Nannod

パフォーマンス仕様見出しへのリンク

主要な「ハードウェア」仕様では、ネットワークおよびコンピューティングリソースの性能が重視されます。

ネットワークスループット：GPUからQPUまで最大400Gb/s。
ネットワーク遅延：往復遅延（FPGA → GPU → FPGA）が4.0マイクロ秒未満。
GPUハードウェア：NVIDIA GB200 Grace Blackwellスーパーチップをベースに構築されたリアルタイムホストで、非常に高いTFLOPS性能を備えています。

NVQLinkが必要な理由見出しへのリンク

あなたは「なぜこれが重要なのか？」と疑問に思うかもしれません。

量子ハードウェアと高速化されたGPUコンピューティングを緊密に統合するためのオープンスタンダードを作成します。
ハイブリッドワークフローを可能にします：ニューラルネットワークのキャリブレーション、量子誤り訂正（QEC）など。
これは、ソフトウェアとハードウェアを1つに統合したオープンなプラットフォームを提供し、CUDA-Qのおかげで、誰もが知識の海に溺れることなく量子コンピュータとやり取りできるようにします。

NVQLink仕様：アーキテクチャ設計見出しへのリンク

NVQLinkのホワイトペーパーがhttps://arxiv.org/abs/2510.25213から入手可能になったので、提案されているアーキテクチャの詳細を詳しく見ていきましょう。

システムアーキテクチャ

(ホワイトペーパーに掲載されている元の画像を基に作成したシステム図)

予想通り、詳細はNannodによる概要と一致しています。コンポーネントの観点から見ると、NVQLinkアーキテクチャはリアルタイムホスト（RTH）とQPU制御システム（QSC）で構成されています。これら2つのコンポーネントは、低遅延でスケーラブルなリアルタイムインターコネクト（RTI）で接続されています。RTHには、CPUやGPUといった従来のHPCコンピューティングリソースが搭載されています。QSCには、通常、QPUを制御するパルス処理ユニット（PPU）が含まれています。

この図では、重要なキーワードである「fn」と「NI」を紹介します。NVQLinkのメンタルモデル（「プログラミングモデル」）では、CPU、GPU、PPU（またはその他の専用IC/FPGA）はそれぞれ「デバイス」と呼ばれ、NVQLinkはこれらのデバイスのいずれに対してもリモートプロシージャコール（「コールバック」または「fn」）を実行できるようにします。これは非常に強力なソリューションであり、NVQLinkは異種システムを繋ぐ接着剤として機能します。「fn」ランタイムの実際の実装は高度に最適化されており、マーシャリングも自動的に処理されます。これにより、数マイクロ秒のレイテンシを実現できます。「NI」はネットワークインターフェースの略で、すべての関係者が統一された相互接続システムを構築するために使用できる、小型でオプションのネットワークカード/インターフェース/ケーブルとして概念化されています。

時間領域見出しへのリンク

NVQLinkでは、時間領域という非常に重要な概念も導入されています。これは、システムに関わるすべての「処理ユニット」が「同じクロック」に従うとは限らないため必要となります。

クロック、つまり時間ドメインには、速いものから遅いものまで4つのカテゴリがあります。

物理時間領域 (PTD): 通常は QPU クロック。

量子ビットアレイとしてのQRAM

Sun, 26 Oct 2025 00:00:00 +0000

キュービットとは何か？（出典：マイクロソフト）

量子コンピューティング業界はまだ黎明期にあり、5年から10年以内に実用的な成果を達成することが期待されている、というのが一般的な認識です。この日曜日の朝のメモは、量子コンピューティングマシンの将来的なアーキテクチャの可能性についてブレインストーミングを行ったものです。

読み進める前に、これから述べることは起こりうる未来の展望であって、何が起こるか、あるいは何が起こるべきかを予測するものではないことを念頭に置いてください。スティーブ・ジョブズが言ったように、

未来を見据えて点と点をつなぐことはできません。点と点をつなぐことができるのは、過去を振り返った時だけです。だから、点と点が将来何らかの形でつながると信じるしかないのです。直感、運命、人生、カルマ、何でもいいので、何かを信じなければなりません。この考え方は私を裏切ったことは一度もなく、私の人生に大きな変化をもたらしました。

バック・トゥ・ザ・フューチャーエボリューションズ見出しへのリンク

70年代、大型でかさばるメインフレームが普及していた時代を考えると、今日のコンピューティングシステムの姿とすぐに結びつくことができます。例えば、1966年のIBM 360/91と、2025年にG-QuATに導入されたKeysight 1000-qubitシステムを比較してみましょう。

では、将来の量子コンピューティングシステムがどのようなものになるべきか、考えてみるのはどうでしょうか？以下の図は、私の考えを示したものです。要は、複雑なビット記憶とそれらのビットにアクセスするためのコントローラで構成される現在のメモリチップと、今日の実際の量子制御システムの展開方法を比較することです。議論を呼ぶかもしれないのは、量子ビット制御を処理ユニットとしてではなく、メモリユニットとして捉えている点です。

そこで私は、IBM S/360のメモリに関するKen Shirriff氏のブログに出会いました。ブログとビデオの内容は本当に素晴らしく、メモリ技術がここまで進化していたとは想像もしていませんでした。そして、パルスを使ってコアメモリを「駆動」する方法を見ると、量子ビット「エンティティ」の制御と読み出しに使われる同様の技術を強く思い出します。そこで、私は量子ビット「エンティティ」を「量子ビットメモリ」と呼ぶことにします。

もちろん、シリコン量子ビット（または類似の方式）と制御エレクトロニクスを一体化したシリコンダイを実現するには、まだまだ長い道のりがある。現在の開発段階では、環境ノイズの影響を防ぐため、量子ビットは極低温で動作させる必要がある。そう、量子ビットは「敏感」な存在なのだ。さらに、制御エレクトロニクス自体もノイズが多く発熱するため、量子ビットのすぐそばに配置するのは好ましくない。

ノイズの問題が解決されれば（おそらく材料科学におけるブレークスルーによって強誘電体メモリやテラヘルツトランジスタなど）、業界は[シリコン]で行われているように、高度なパッケージングを備えた集積回路の実現に向けて前進する必要があるだろう。フォトニクス](https://www.tomshardware.com/tech-industry/semiconductors/amd-reportedly-establishes-usd280-million-silicon-photonics-hub-in-taiwan-new-r-and-d-center-could-accelerate-companys-co-packaged-optics-roadmap)。これがどのように起こるか、いつ起こるかは私にはわかりませんが、メインフレームの進化を振り返ると、必ず起こると確信できます。そして、これが実現すれば、あらゆる電子機器に量子コンピューティング要素がバンドルされる道が開かれます。

注記[2025-10-28]: 上記の図では、量子ビットがシリコン型モダリティに基づいているという暗黙の前提がありますが、必ずしもそうである必要はありません。たとえば、光学的にアドレス指定可能な量子ビットのモダリティには、極低温の課題ではなく、スケーラビリティと小型化の課題があります。そして、これらのモダリティでもブレークスルーが起こることは間違いなく期待できます。光学的に制御される磁気抵抗RAM を考えてみてください。

QRAMが「量子素子」と呼ばれる所以は何ですか？見出しへのリンク

この脱線は、重要な質問に答えなければ面白くありません。量子RAMが興味深い「量子素子」である理由は何か？標準RAMは、スタティックRAM（SRAM）、ダイナミックRAM（DRAM）、同期ダイナミックRAM（SDRAM）のいずれであっても、線形アドレス空間によってアドレス指定された配列にビットを読み書きするという非常に基本的な原理で動作します。

量子ビットも線形アドレス空間でアドレス指定できると仮定しましょう。この場合、この配列は単純な「ブールビット」配列よりもどのような点で興味深いのでしょうか？「量子ビット」について考える際に考慮すべき点のいくつかを以下に示します。

クレジット：量子情報：その可能性

量子もつれ：複数の量子ビットは量子もつれを示すことがあります。もつれた量子ビットは常に互いに相関し、単一のシステムを形成します。たとえそれらが無限に離れていても、一方の量子ビットの状態を測定することで、もう一方の量子ビットの状態を直接測定することなく知ることができます。

重ね合わせ：重ね合わせによって、量子アルゴリズムは干渉や量子もつれといった他の量子力学的現象を利用できるようになります。重ね合わせ、干渉、量子もつれが組み合わさることで、従来のコンピュータよりも指数関数的に高速に問題を解決できる計算能力が生まれます。

一般的に、真の量子概念は「量子もつれ」のみであるとされています。重ね合わせは、システムが2つ以上の状態を取り得ることを表現する手段に過ぎず、これらの状態は既知ではあるものの、観測することはできません。そして、いったん観測されると、システムは単一の確定した状態に「崩壊」します。重ね合わせ自体に特別なことは何もありません。特別なのは、量子もつれを用いることで「測定」することなく「観測」することができ、それによって量子ビットの量子特性を維持できるという点です。

では、このQRAMが「量子RAM」として認められるためには、「重ね合わせ状態の量子ビット」に対してどのようなインターフェースを公開する必要があるのでしょうか？

は、各量子ビットを単一量子ビットゲートで個別に制御することを意味し、「リセット」は擬似ゲートとして機能します。
は、内部で量子もつれを利用して、条件付きゲートでマルチキュービットを制御することを意味します。
は、各量子ビットを単一の確定した状態に縮小または「縮退」させることによって、各量子ビットを読み出すことを意味します。

これは物理学者の同僚たちが猛烈に反対するような、過度に単純化されたナイーブな見方であることは認めざるを得ません。そして、より適切な抽象化を用いて方程式を単純化する必要があることにも同意します。また、「量子ビット配列」を「量子メモリ」と呼ぶのはあまり好きではないことも認めざるを得ませんが、「QRAM」という名前は非常に魅力的で、強力なメタファーでもあります。

プロセッサとメモリ見出しへのリンク

「メモリのメタファー」に関するジレンマの一つは、量子制御システムを「単純化」してメモリの補助的な部分とすることが実際に許容できるかどうか、あるいはGPU（グラフィックス処理ユニット）のように量子ビットを操作するQCU（量子制御ユニット）が必要かどうか、という点である。後者の場合、重点はゲートシーケンスの実行に置かれる。

もちろん、これは同じだと言う人もいるでしょう。最初のケースでは、プロセッサはメモリ配列内のコントローラに過ぎません。しかし、システムアーキテクチャの観点から重要なのは、公開されるインターフェースを強調することです。メモリの場合、実際のゲートシーケンサはCPU/GPUであり、QRAMとのやり取りはゲート（書き込み）と読み出し（読み出し）に基づいています。量子プロセッサの場合、シーケンスはQCUにあり、やり取りはゲートシーケンスに基づいています。前者が機能するためには、CPU/GPUがマルチキュービットゲートの一定レベルの同期性を処理する必要があります。

スケールアップ見出しへのリンク

量子ビットにおける多くの課題の一つは、量と信頼性の両面におけるスケールです。量とは、同じダイ上により多くの量子ビットをパッケージ化できる能力を指し、信頼性とは、より優れた特性を持つ量子ビットを作成できる能力を指します。デコヒーレンス時間については、あえて触れませんでした。デコヒーレンス時間が長いことが必ずしも有益とは限らないためです。これについては、今後のメモで詳しく説明します。

信頼性の話に戻りますが、最近のRAMにはコントローラ内に内部ECC（エラー訂正コード）が組み込まれていることに注目する価値があります。QRAMもコントローラにQEC（量子エラー訂正）を組み込むことでメリットが得られるでしょう。これにより「信頼性の高い量子メモリ」が実現します。

量子アルゴリズムにはどのマシンが適しているか？

Sun, 28 Sep 2025 00:00:00 +0000

古典計算機の世界では、チューリングマシンは通常、状態、テープ、読み書きヘッドを通してあらゆる古典計算機アルゴリズムを実行できる抽象的な機械として表現される。1950年代に登場した初期のコンピュータは、このようなチューリングアーキテクチャを実装した巨大なメインフレームだった。

では、量子アルゴリズムはどうでしょうか？それらを実装するには何が必要なのでしょうか？かつてのメインフレームが古典コンピュータにとってそうであったように、今日の量子制御スタックは量子コンピュータにとってそうである、という共通認識があります。メインフレームから、コンパクトで拡張性が高く効率的な量子コンピュータへの飛躍は、今後5年から10年以内に起こるだろう、という共通認識があります。

このメモは、量子アルゴリズムを実行するための要件を理解するための、簡潔で分かりやすいガイドを提供することを目的としています。これは、前回のメモで説明された、3 blue 1 brow のグローバーアルゴリズムのビデオに関する「擬似」アルゴリズムに基づいています。

量子アルゴリズムを実行するための要件

上記の図には、注目すべき点がいくつかあります。

同期性: さまざまな量子ビット上の「単一量子ビットゲート」（長方形で表される）が同時に実行されるように見えるのは誤りです。ゲートがマルチ量子ビットの場合を除き、2つのゲートを同時に実行する必要はありません。したがって、「制御ステージ」という言葉は誤解を招くものであり、「制御ゲートシーケンス」と表現する方が適切です。

画像出典：Qblox ダブルスレッショルド条件付きリセット

初期化キュービットは最初に |0> の状態に「リセット」されます。ここで「リセット」という言葉には少し「魔法」のようなものがあり、ゲートと表現する方が適切でしょう。しかし、そのようなゲートは存在しないため、考えられる実装の 1 つは、同じキュービットの以前の読み出しに基づく条件付きゲートを使用することです。
キュービットの寿命キュービットは、時間の経過とともに安定しないことで知られています。これはデコヒーレンスと呼ばれ、「量子アルゴリズム」をキュービットのデコヒーレンス時間よりも速く実行する必要があります。この時間は、「キュービットのモダリティ」に依存します。これについては、来週の別のメモで説明します。ここでは、「量子アルゴリズムの最大実行時間」を表す時間 t があると仮定しましょう。
ゲート期間単一量子ビットか複数量子ビットか、また量子ビットのモードによって、ゲート期間は非常に短くなることがあります。超伝導/スピン量子ビット（「高速モード」とも呼ばれる）の場合、期間は数百ナノ秒程度で、いくつかの研究室では、限界を約20ナノ秒まで押し上げようとしています。spin-2の仕様を確認してください。

回路中間測定一見すると、CNOT などのマルチキュービットゲートには矛盾があります。それは、観測可能性原理を破ることなく、またキュービットの重ね合わせ状態を縮約（「縮小」）することなく、ゲートの実行が別のゲートの状態に依存するという事実です。このトピック自体がメモの主題となるため、「機能するメソッドが存在する」と仮定しましょう。ただし、場合によっては、状態を古典的なブール値に「縮小」し、読み出し値をゲートへの入力として使用することが許容されます。これは回路中間測定と呼ばれ、通常は 2 本の線が付いた矢印で表されます。
量子誤り訂正量子誤り訂正（QEC）は、上記のアルゴリズムには明らかに含まれていません。現時点では、これが物理キュービットレベルで動作するアルゴリズムのメタ装飾なのか、論理キュービットで動作する量子マシンの固有の特性なのか、あるいはその両方なのかは不明です。この件については、メモで私の考えを明確にする必要があります。

標準化されたタイミング: T1 と T2 見出しへのリンク

このメモは、2つの重要なタイミング、T1とT2を紹介せずには完成しません。

画像出典：薄いInAs-Alハイブリッドナノワイヤに基づくゲートモン量子ビット

T1 は、緩和時間 とも呼ばれ、量子ビットがエネルギーを失って励起状態から基底状態に遷移するのにかかる時間です。言い換えれば、「|1⟩ から |0⟩ までの時間」です。
T2 は、デコヒーレンス時間 とも呼ばれ、量子ビットの位相情報が保持される時間です。言い換えれば、重ね合わせ位相、または「魔法」状態が有効な時間です。

T1が量子ビットのエネルギー損失を表すとすれば、T2は常にT1以下でなければなりません。では、T2からT1までの間に何が起こるのでしょうか？量子ビットはエネルギーを保持していますが、量子重ね合わせ状態を維持するには十分ではありません。

T1の用途は何なのか疑問に思います。T2を超えると、量子ビットは「有効な」量子状態を生成しなくなるからです。これは量子誤り訂正（QEC）に関連しているのかもしれません。QECがT2期間内に発生し、量子ビットの誤り訂正期間の最大値がT1になるようにするためでしょう。専門家と相談して、メモを更新する必要があります。

ラビとラムジーの実験見出しへのリンク

このメモは、T1とT2に関連する2つの実験に言及しなければ不完全なものとなるだろう。

ラビ & T1: T1 はラビ振動を使用して緩和時間を測定します。ラビシーケンスはスピンを初期状態から駆動し、その後、縦緩和 (T1) によるラビ振動の減衰を測定して、スピンが熱平衡にどれだけ早く戻るかを決定します。
ラムゼー & T2: T2 は、多くの場合、ラムゼー干渉法 によって特徴付けられます。

量子実体構成要素システム

Sun, 21 Sep 2025 00:00:00 +0000

最近、ycombinatorでエンティティコンポーネントシステム（ECS）パラダイム（略称ECS）に関する投稿を見かけました。概念を詳しく読んだ後、最初に頭に浮かんだのは、このようなパラダイムを量子コンピューティングシステムの世界にどう当てはめることができるのか、そしてもし当てはめることができるとしたら、そもそも意味があるのかどうか、ということでした。

いつものように、ChatGPTに「量子制御システムに適用されたエンティティコンポーネントシステム」（左）とその反対である「エンティティコンポーネントシステムによって制御される量子キュービット」（右）の視覚化を依頼し始めました。最初のケースでは「人間」がシステムであり、2番目のケースではキュービットがシステムであるように見えること以外に、意味を理解するのは難しいです。

エンティティコンポーネントシステム（ECS）に戻ると、ECSの主な利点は、継承よりもコンポジションを重視し、関心の分離を徹底し、非常にデータ指向のアプローチを採用している点です。ECSアーキテクチャでは、主に2つの理由から、振る舞いロジックをシステムに分離しています。

まず、システム中心の設計により、局所性を向上させ、複数のコンポーネントを並列で効率的に処理できるようにすることで、パフォーマンスが最適化されます。

第二に、コンポーネント間の相互作用はコンポーネント間の直接的な依存関係ではなく、システムを介してのみ発生するため、コンポーネント間の分離が強制されます。

そこで、この設計パターンを量子コンピューティングシステムにどのように適用できるか、ブレインストーミングを試みました。

エンティティ: キュービット
コンポーネント：量子ビットの制御および読み出し表現
システム: コンポーネントに対して操作を行い、その状態を変更する「メソッド」。

考慮すべき点はいくつかあります。例えば、物理量子ビットではなく論理量子ビットを公開する場合、これがどのように機能するか、また、現在の要件と将来の要件に基づいて、量子ビット数で表したシステムの規模を考慮して、どのような粒度が必要か、といった点です。

全体として、「量子実体構成要素システム」（QECS）に関するこの脱線は簡略化されたアプローチではあるが、日曜日の朝の気軽なブレインストーミングの出発点として機能し、議論を前進させるのに役立つ。

ECSについてもっと詳しく知りたい場合は、UML boardの素晴らしい記事をご覧ください。内容と図解は、私に大きなインスピレーションを与えてくれました。

References:

DrawIO diagrams used in this memo:

.drawio .webp .svg
ecs uml

System on QSysArch - Quantum Computer System Architecture

QEC：量子誤り訂正論理量子ビット（パート1）

論理量子ビットの形成 見出しへのリンク

プロトコルとしてのQEC 見出しへのリンク

ちょっとしたクイズ：キュービットの犯人は誰でしょう？ 見出しへのリンク

NVQLink：NVIDIAのGPU-量子統合システムアーキテクチャ

NVQLinkの概要 見出しへのリンク

パフォーマンス仕様 見出しへのリンク

NVQLinkが必要な理由 見出しへのリンク

NVQLink仕様：アーキテクチャ設計 見出しへのリンク

時間領域 見出しへのリンク