Physics on QSysArch - Quantum Computer System Architecture

パルス整形：DRAGパルス

Sat, 08 Nov 2025 00:00:00 +0000

量子ビットの忠実度を向上させるという点において、間接的な疑問の一つは、単純なガウス分布のようなパルスよりも複雑なパルスを「整形」することでゲートの忠実度を高めることができるかどうか、ということである。そしてその答えは、「_DRAG パルスを見てみましょう」である。

DRAG Pulse への関心の本当の理由は、Google の Cryo Pulse Modulator に関する動画プレゼンテーションにおける Joseph Bardin のコメントです。

[21:08] 私たちが気づいたのは、ドラッグのようなことをしようとしなければ、対称なエンベロープさえあればよいということです。レイズドコサインやガウス関数はどちらも対称です。そこで、プログラム可能な電流源のアレイを構築し、ウェディングケーキのような電流波形を作成するための適切な有効化関数を用意しました。そして、振幅などをプログラムできるようにしました。

これがGoogleのアーキテクチャです。そして、それは実に巧妙です。

しかし、そのようなアーキテクチャを適応させて抗力パルスを生成するには何が必要なのでしょうか？この疑問を理解するには、まず抗力パルスとは何かを理解する必要があります。

数理モデル見出しへのリンク

DRAG（Derivative Removal by Adiabatic Gate）パルスは、標準的なガウスパルスに、そのパルスの直交成分にスケーリングされた微分を加えることによって構成されます。これにより、ガウスエンベロープとガウス微分という2つの成分からなるパルスが生成され、超伝導量子ビットにおける高エネルギー状態への不要なリークを低減し、位相誤差を補正するのに役立ちます。

DRAGパルスの構成要素標準ガウスパルス：

パルスの基底部は標準的なガウス包絡線であり、これは滑らかなベル型の曲線です。これはパルスの「同位相」成分 \(i(t)\) です。

ガウス微分: パルスに第 2 の成分が追加されます。これは標準ガウスパルスの微分であり、\(\beta \) と呼ばれる係数でスケーリングされます。これが「直交」\(q(t)\) 成分です。
合計パルス: 最終的な DRAG パルスは、これら 2 つのコンポーネント \(v(t)\) の組み合わせです。

導関数は次の式で表されます。

\[ DRAG(t) = v(t)=i(t)+q(t) = i(t)+ \beta \frac{d(i(t))}{dt} \]

特に凝ったことはしていませんが、ドラッグパルスには多くの種類があること、そして標準的なドラッグパルスがガウス型ドラッグパルスであっても、さらに強力な構成を実現することは可能であるという点に注意する必要があります。

出典: APS

プログラムモデル見出しへのリンク

DRAGパルスがどのように構築されるかを理解できたので、量子制御システムを用いた実装について見ていきましょう。今回は、Qblox Schedulerを検証します。これは高レベルのコンパイラとして機能し、ユーザーは量子ビットとパルスの観点から実験を定義できると同時に、低レベルの機器制御の複雑さを抽象化します。

問題のコードはgitlabで入手できます。以下のコードは、元のコードを簡略化したものです。

  
def drag( t: np.ndarray, G_amp, D_amp, duration: float, nr_sigma: float=4, phase: float=0 )
-> np.ndarray:

mu = t[0] + duration / 2
sigma = duration / (2 * nr_sigma)

# In-phase envelope
gauss_env = G_amp * np.exp(-(0.5 * ((t - mu) ** 2) / sigma**2))
# Quadrature envelope
deriv_gauss_env = -D_amp * (t - mu) / sigma * gauss_env

# generate pulses
drag_wave = gauss_env + 1j * deriv_gauss_env

# Apply phase rotation
rot_drag_wave = rotate_wave(drag_wave, phase=phase)

return rot_drag_wave

これは実際には非常に簡単で、オリジナルのコードは機能面でさらに強力です。詳細については、オンラインのドキュメントを参照してください。

極低温コンピュータおよびコントローラ

Sun, 05 Oct 2025 00:00:00 +0000

出典：多数の量子ビットを制御するための極低温インターフェース（ arXiv:1912.01299 ）

量子ビットにはいくつかの種類があり、その中でも有望なものの1つが超伝導量子ビットである。

超伝導量子ビット方式の課題は、環境ノイズに非常に敏感であり、他の方式に比べて寿命が短いことである。さらに、超伝導量子ビットは極低温での動作を必要とするため、特殊な冷却システムが必要となる。

極低温システムの目的は、絶対零度（0.1 K未満）に近い温度に到達し、熱エネルギーによる干渉を最小限に抑えることです。量子ビットは繊細な存在であるため、干渉が少ないほど良いのです。

極低温量子QPU 見出しへのリンク

極低温に関しては、考慮すべき点がいくつかあります。まず、QPUを冷蔵庫内に設置し、制御スタックを室温で動作させるという点です。これは現在、Blueforsのソリューションで既に可能ですが、相互接続レベルでいわゆる「配線のボトルネック」が発生します。

幸いなことに、業界はこの課題への対応に非常に積極的で、高密度配線ソリューションが多数提供されており、冷蔵庫に統合されているものもあります（右の写真を参照）。

極低温デジタル・アナログ変換器（DAC）見出しへのリンク

2つ目の側面は、制御スタックをはるかに低い温度で動作させることです。低温動作の興味深い点は、量子ビットの干渉を防ぐためにノイズレベルを最小限に抑える必要があることです。そのため、クライオCMOSは、大規模量子コンピュータや配線のボトルネックによって制約を受けるその他のアプリケーションにとって、重要な基盤技術として注目されています。

下記の図はTU Defltからのもので、感度の高いアナログ信号は青色で示され、より堅牢なデジタル信号と電源/バイアス線はそれぞれ黒色と赤色で示されています。主な目的は、青色の信号を最小限に抑えることです。

極低温制御アシックス見出しへのリンク

極低温ASICにおける多くの課題の一つは、極低温下におけるCMOS技術の物理的挙動（消費電力や熱負荷など）を低く抑える必要があることです。そのため、3つ目の課題は、極低温下で動作するASICを完全に制御することです。

例えば、下の図では、FPGAは現在4K（-269.15℃）に配置されていますが、FPGAがどれだけ発熱するかを考えると、DACだけを4Kに配置する場合（それ自体も大きな課題ですが！）と比べて、これは非常に大きな課題となります。

(出典：量子プロセッサの読み出し用極低温電子機器)

事例研究：Google：量子プロセッサの極低温制御への道見出しへのリンク

Google の論文と動画はすでにかなり古い (2019 年) ものですが、非常に重要な情報が満載です。

現在の「シングル量子ビット」制御・計測ハードウェアは、温度ステージング分布に合わせてスケールアップした場合（つまり、読み出し温度が300Kまたは約25℃の場合）、ケーブルのボトルネックが問題となります。右の図は、システムを72量子ビットシステムにスケールアップする際に必要なケーブルの本数と、量子ビットあたりの「コンポーネント」数（コンポーネントとはDAC、ADC、AWGなどを指します）の有用な概算値を示しています。

次の2枚のスライドは、Googleチームが提案した「クライオステージング」に関する分割案を示しています。これは、予想通り、制御を4Kに移行するという以前のコンセプトと一致しています。興味深いのは、Googleにとってデジタル領域が2つの部分に分割され、それぞれ4Kと300Kの両方で運用されるという点です。

デジタル制御の4K部分の詳細を調べた結果、GoogleはAWG（左図）に対して非常にシンプルでありながら巧妙なアプローチを考案しました。300K制御ドメインとの相互接続は、AWGサンプルを保存するためのメモリという形で実現されています。

上記の提案で私が気に入っている点は、演算ロジック、すなわち古典的演算（CC）が300Kバイトに留まり、演算ロジックとリアルタイム信号生成間のインターフェースがメモリを用いて実装されていることです。このメモリは小さくする必要があるため、CCとAWGの間には密接な結合が必要となります。残念ながら、このインターフェースに関する公開情報は限られています。

＃結論

間違いなく、業界は5～10年以内に、電圧レギュレータ、クロック生成器、および極低温で動作する再構成可能なデジタルコアを含む完全なデジタルフロントエンドを備えた極低温ASIを製造できるようになるだろう。これは「ケーブル配線のボトルネック」を克服するのに役立つだろう。

一方、室温で動作可能な光学的アドレス指定可能な量子ビットなど、他の方式では、シリコン量子ビットと同等の性能を実現する画期的な進歩が見られる可能性がある。

いずれにせよ、この課題は10年以内に克服されると推測できる。

というわけで、この日曜日の朝のメモは、細かい点には一切触れていませんでしたが、量子実体（キュービット）を極低温で動作させる理由、課題、そして解決策を理解するための基礎を築きました。

参考資料および関連文献見出しへのリンク

チャットGPTによる、コンピュータとマシンの違いに関する逆プロンプト機能。

（プロンプト：「極低温量子コンピュータ」の漫画風イラストを描いてください」対「極低温量子マシン」の漫画風イラストを描いてください）

私の量子ビットはどこ？

Mon, 18 Aug 2025 00:00:00 +0000

量子ビットの興味深い点のひとつは、それらがどこにあるのか常に正確に把握できるとは限らないということです。とはいえ、これは驚くべきことではありません。量子コンピューティングはまだ開発の初期段階にあるからです。トランジスタの研究が行われていた時代を思い出してみてください。当時、トランジスタが期待どおりに機能しているかどうかを判断するために、大型の試験装置が使用されていました。量子ビットについても、現在ではそれと似たような状況です。

要は、実際に量子ビットと「会話」できているかどうかを確認するには、多くの調整が必要だということです。「会話」と書きましたが、量子ビットはノイズに非常に敏感なので、おそらく「ささやき声」の方が適切な表現だったでしょう。しかし実際には、「量子ビットとの会話」は慣習的に「制御と読み出し」と表現されます。

その考え方は単純だ。まず、特定の周波数で量子ビットにささやきかけ、量子ビットが反応して「量子ビット」を読み出すかどうかを見る。反応する場合もあれば、しない場合もある。つまり、量子ビットを見つけるには多くの調整作業が必要であり、それが現代の量子物理学者や実験家が多くの時間を費やしている作業なのだ。

クレジット: ジョセフソンパラメトリック発振器によるキュービット読み出し

さらに興味深いのは、1つの量子ビットが「発見」されると、ゲームは続き、プロセッサ（ここでは「QPU」または量子処理ユニットと呼ぶ）に配置された一連の量子ビットの中から1つの量子ビットを見つけ出す必要があるということです。

クレジット: ニールス・ボーア研究所

一見すると単純そうに見えますが、量子ビット信号間の干渉を起こさずに、同時にすべての量子ビットにささやくように指示しなければならないことを考えてみてください。ここで語るべきことはたくさんありますが、これはこのブログの範囲を超えています。興味があれば、超伝導量子チップのためのニューラルネットワークベースの周波数最適化という論文から始めてみてください。

ここで覚えておくべき重要な点は、量子コンピュータを開発する前に、まず量子ビットの制御と読み出しに関して予測可能な性能を持つ量子演算ユニット（QPU）を製造できなければならないということです。この分野では現在多くの進展が見られるため、この課題は今後5年以内に解決されると期待できます。

一方、必要なチューニング作業には素晴らしい点があり、そこでAI/MLが重要な役割を果たします。これについては次回の記事で詳しく解説しますので、お楽しみに！

Physics on QSysArch - Quantum Computer System Architecture

パルス整形：DRAGパルス

数理モデル 見出しへのリンク

プログラムモデル 見出しへのリンク

極低温コンピュータおよびコントローラ

極低温量子QPU 見出しへのリンク

極低温デジタル・アナログ変換器（DAC） 見出しへのリンク

極低温制御 アシックス 見出しへのリンク

事例研究：Google：量子プロセッサの極低温制御への道 見出しへのリンク

参考資料および関連文献 見出しへのリンク