Asic on QSysArch - Quantum Computer System Architecture

半導体計測：原子スケール測定

Fri, 10 Jul 2026 00:00:00 +0000

この短いメモは、シリコンウェーハの検査に使用される半導体計測で使用される方法論をまとめたものです。

半導体計測とは、ASICの製造に使用されるウェハーの精密な測定と分析を指します。その目的は、デバイス製造における原子スケールでのトランジスタ配置の品質と性能を確保することであり、製造工程におけるピコメートル単位の誤差でさえ歩留まりに影響を与えるためです。

計測技術見出しへのリンク

以下に、品質測定に使用される技術と機器の一部、およびプロセスにおけるそれぞれの役割の概要を示します。

光学顕微鏡（~2D）見出しへのリンク

生物学などで用いられる従来の光学顕微鏡では、位相差を検出するために、光が試料を直接透過する必要があります。しかし、シリコンウェハは完全に不透明で反射率が高いため、光が透過しないため、これらの標準的なシステムは使用できません。

代わりに、ウェーハ検査では反射光が使用され、明視野、暗視野、DIC（微分干渉コントラスト）などいくつかの種類があります。明視野では、ウェーハに真下から光を照射し、反射光を直接上方に反射させます。一方、暗視野では、ウェーハに急な斜めの角度で光を照射し、粒子汚染、ヘアラインスクラッチ、マイクロ欠陥などの隆起した欠陥を検出できます。

ウェハーにとって最も興味深いのは、偏光と特殊なウォラストンプリズムを使用して光を2つの経路に分割し、表面で反射させてから再結合させる微分干渉コントラスト顕微鏡です。ウェハーを3Dのように観察することで、微細な高さの違いや表面の質感を明らかにすることができます。 (画像出典: Nikon Microscopy)

走査型電子顕微鏡 (SEM) 見出しへのリンク

走査型電子顕微鏡（SEM）は、光学顕微鏡よりもはるかに微細な構造を観察できるため（解像度が100倍高い）、半導体製造において最も一般的に使用されている装置の一つです。SEMは光の代わりに集束された電子ビームを用いてウェハ表面を走査し、その形状や組成を高解像度で立体的な画像として得ることができます。

光学顕微鏡は「一度に画像」を撮影できるのに対し、SEMは非常に細い電子ビームでウェハを点ごとに「走査」し、画像を再構成する必要があります。各ピクセルの明るさは、ウェハ上の対応する位置から検出された電子の数によって決まります。走査には機械部品は使用せず、磁気コイルを用いて磁場を発生させ、電子ビームをわずか数ナノメートル幅のスポットに集束させます（これは、旧式の大型ブラウン管テレビにやや似ています）。

原子間力顕微鏡 (AFM) 見出しへのリンク

原子間力顕微鏡（AFM）は走査型電子顕微鏡（SEM）とは根本的に異なります。電子を用いるSEMとは異なり、柔軟なカンチレバーに取り付けられた極細の探針を用いて、原子スケールで表面の形状を「感知」し、マッピングします。これは、盲人が点字を読むのとよく似ています。AFMは表面の形状を測定します。

走査型電子顕微鏡（SEM）と同様に、原子間力顕微鏡（AFM）は表面を点ごとにスキャンします。ただし、放出された電子を記録する代わりに、AFMは探針の高さ、カンチレバーのたわみ、相互作用力など、複数のパラメータを測定することで、真の3D表面マップを作成します。

カンチレバーは、複数のモードで観測対象と相互作用することができます。接触モードでは、先端はウェーハと常に接触した状態を維持します。タッピングモードでは、カンチレバーは共振周波数付近で振動し、表面との短い接触によって振動振幅が変化します。また、吸引力を測定原理とする非接触モードもありますが、このモードでは信号対雑音比が低くなる傾向があります。

X線回折（XRD）見出しへのリンク

X線回折（XRD）は、主にウェハーの表面を調べる従来の装置とは大きく異なり、材料内部の結晶（または原子）構造をプローブする。

X線回折（XRD）は、シリコンウェハーの結晶方位、格子間隔、歪み、結晶品質が正しいかどうかを判断するための、最も重要な非破壊測定機器の一つです。表面顕微鏡でウェハーに欠陥がないように見えても、XRDで検出される結晶格子のわずかな変化がトランジスタの性能や製造歩留まりに大きな影響を与える可能性があるため、XRDは不可欠です。

＃＃まとめ

| 方法 | # | 解像度 | 速度 | コスト | 一般的な用途 | | —————— | —- | ———– | ——— | —- | —————————– | | 光学 | ~ 2D | ~0.2 µm | 非常に高速 | 低 | 通常のウェーハ検査 | | SEM | ~ 2D | 1–10 nm | 低速 | 高 | 詳細な欠陥分析 | | AFM | 3D | <1 nm (垂直) | 非常に低速 | 高 | 表面粗さ測定 | | X線 | 3D | 変動あり | 中程度 | 高 | 内部構造検査 |

テンソル処理ユニット（TPU）：高レベルシステムアーキテクチャ

Fri, 12 Dec 2025 00:00:00 +0000

AIが膨大なエネルギーを消費する世界において、テンソル処理ユニット（TPU）はまさにゲームチェンジャーと言えるでしょう。これは、Googleが機械学習タスク専用に設計したカスタムチップです。

この簡単なメモは、TPUのアーキテクチャの概要と、2016年の登場以来どのように進化してきたかについて、システムレベルで概説することを目的としています。

また、この重要な疑問にも答えていきたいと思います。GPUがあるのに、なぜTPUが必要なのでしょうか？GPUにはないどのような利点があるのでしょうか？ニューロモルフィックICと比較するとどうでしょうか？そして、TPUやGPUに代わるアーキテクチャは存在するのでしょうか？

(出典: Google Cloud)

TPUが存在する理由、そしてそれが解決する問題とは見出しへのリンク

TPUはGPUと同じ目標を共有しています。それは、大規模な並列処理を可能にすることで、ムーアの法則の減速によって生じた制限を克服することです。一般的な計算を処理するために使用できる従来のCPUとは異なり、マルチコアの概念によってある程度の並列処理が可能になっています（デナードのスケーリング法則のおかげです）。TPUとGPUは、単純で特定のタスクを処理するように設計された専用ハードウェアですが、どのCPUよりもはるかに効率的な方法で処理できます。

大まかに言えば、汎用CPUやGPUよりもはるかに優れた性能と効率性を実現するには、「汎用性を犠牲にして性能を高める」必要があると言えるでしょう。

TPUは、ニューラルネットワークが使用する行列乗算やテンソル演算といった、負荷の高い線形代数処理のために根本的に設計されています。

TPUの中核を成すのはシストリックアレイと呼ばれるもので、並列計算を実行できる処理要素のマトリックス（通常は_PE_と呼ばれ、右の図では_MAC_と表記されている）である。

TPUの場合、この処理ユニット（MAC）は、活性化値（埋め込み）とニューラルネットワークの重みを乗算して累積する単純な8ビット乗算器です。この演算を大規模並列処理で実行することによってのみ、TPUはCPUよりもはるかに高いスループットを実現できます。GPUも同様です。しかし、まずはTPUの進化の歴史を見ていきましょう。

TPUの進化の推移見出しへのリンク

TPUv1: TPUの第一世代見出しへのリンク

TPUv1はわずか15ヶ月で開発され、主な目標はニューラルネットワークの推論性能の向上（学習性能ではなく、推論性能のみ）でした。そのため、Googleは行列乗算器を必要とし、高速化だけでなく消費電力の削減にも制約がありました。消費電力削減の鍵は、メモリ局所性の向上、つまり外部メモリとTPUメモリ間の不要なデータ移動の削減でした。これにより、制御単位あたりの演算強度を高め、TPUがデータを待つアイドル時間を短縮することが可能になります。

ハードウェアの観点から見ると、TPU v1の設計はシンプルでありながら、洗練された効果を発揮していた。

標準的なPCIeカードに搭載されたシングルスレッドのコプロセッサ。

マルチレベルキャッシュ、マルチスレッド、分岐予測は利用できません。
MXU（行列乗算ユニット）による8ビット整数に対する高速な決定論的演算。
シストリックアレイは256 * 256 * MXUで構成されます

複雑な処理はソフトウェアスケジューラに移管され、その主な役割は2つある。

MXUがアイドル状態にならないように操作スケジュールを組むことで、パイプを常に稼働状態に保つ。

メモリアクセスの遅延を隠蔽する手段として、メモリをダブルバッファリングする。

TPUv2とv3：メモリとインターコネクトの改善見出しへのリンク

v2とv3の重要な概念は、バックプロパゲーション、より高い精度、そしてより多くの分散型で相互接続されたTPUを必要とする次世代モデルのトレーニングです。

ハードウェアコア処理の観点から見ると、彼らは実に多くの優れた概念を導入した。

デュアルコアチップ、例えば1つの__TPUv2__は2つのTPUで構成されています
各TPUは、__128*128 MXU__で構成される4倍の規模のシストリックアレイを備えていました。
標準のIEEE 754 FP16浮動小数点フォーマットの拡張版であるBrain浮動小数点フォーマット（BF16）を使用して、浮動小数点値を処理する機能。

ニューロモルフィックIC：高レベルシステムアーキテクチャ

Fri, 28 Nov 2025 00:00:00 +0000

最近、Neuralink について話していたときに、ニューロモルフィック処理ユニット、または NPU について耳にしました。これらの NPU は量子コンピューティングとは何の関係もありませんが、新しい処理アーキテクチャからインスピレーションを得るのに少し時間を費やすのは面白いと思いました。実際、この分野の主要な IC ベンダーの 1 つは、Innatera というオランダの会社です。Innatera の最新の IC、Pulsar は、低消費電力のスパイクニューラルネットワークに基づいています (右の画像を参照)。

このメモでは、ニューロモルフィックICのアーキテクチャ、スパイクニューラルネットワークの設計、そしてこれらのデバイスをプログラムするために公開されているソフトウェアスタックについて、可能な限り多くの情報をリバースエンジニアリングして明らかにしようと思います。

ハードウェアアーキテクチャ見出しへのリンク

これは、Pulsar IC のアーキテクチャ図を再描画する試みです (元の画像、ホワイトペーパーからの知見を補足しています)。

RISC-V CPU を使用するというアイデアは気に入っています。これは、Innatera のチームが初日から正しいアーキテクチャ決定を下している明確な証拠です。Innatera の以前の T1 チップの図の 1 つでは、RISC-V CPU に F 拡張機能 (浮動小数点演算サポート) がバンドルされています。

ICには多くの標準インターフェース（SPI、I2Cなど）と、スリープモードまたは省電力モードに入るときにICの一部をオン/オフする電源管理ユニット（PMU）が統合されています。残念ながら、実際の消費電力に関するデータは、_「1mW未満」_というボールパックの情報以外には見つかりませんでした。1.8Vの電源電圧を想定すると、これは500µA未満になります（I=W/V）。また、「サイクルあたり」の電力指標が関係するかどうかも疑問です。この場合、100Hzの周波数（シナプス更新周期）を想定すると、平均してシナプス更新あたり5µAになります。

Pulsarの最新の図には、CNNとFFTという2つのアクセラレータが示されています。これらは、GEMM（汎用行列乗算器、ニューラルネットワーク計算の鍵となるもの）とSFU（特殊機能ユニット、FFT計算を高速化するために使用されるもの）とより広義に表現できると思います。詳細については、GPUアーキテクチャに関するpostを参照してください。また、RISC-Vのコプロセッサとして開発されたと思われるスパイクエンコーダ/デコーダもありますが、それ以上の詳細は見つかりませんでした。

スパイクニューラルネットワークアーキテクチャ見出しへのリンク

残る疑問は、スパイクニューラルネットワーク、またはSNNについてです。これはどのように機能するのでしょうか？

メタファー見出しへのリンク

私はGeminiに、スパイクニューラルネットワークについて8歳児にもわかるような比喩表現を考えてもらうよう頼みました。以下が私が得た話です。

脳を巨大な郵便局だと想像してみてください。「ニューロン」は、メモを運ぶ小さなメッセンジャーのようなものです。

メッセンジャーとメモ:

通常のコンピュータプログラムでは、すべてのメッセンジャーが常に数字をやり取りしています。一方、スパイクニューラルネットワークでは、メッセンジャーは非常に静かでエネルギー効率が良く、何か重要なこと（例えば、小さな電気的なスパイク）が発生したときにのみ、短い「やあ！」というメッセージを送信します。

スパークメーター：

各メッセンジャーには、他のメッセンジャーから「ヘイ！」という声を聞くと溜まるメーターがあります。メーターが十分に溜まると（閾値に達すると）、そのメッセンジャーも興奮して「ヘイ！」と叫びます。叫んだ直後、メーターはリセットされるため、すぐに再び叫ぶことはできません（不応期）。

3．タイミングがすべて：

伝令が立て続けに「ヘイ！」という声を聞いたら、それは非常に重要なメッセージ（例えば「火事だ！」）であることを意味します。もし伝令が他の誰よりも少し早く「ヘイ！」と叫んだら、それは何か特別なことが起こっているという秘密の合図かもしれません（例えば「虎が来るぞ！」）。ですから、伝令は時間感覚を磨く必要があるのです。

4．学ぶことが鍵となる：

メッセンジャーはあなたと同じように学習します。例えば、メッセンジャーAが「ヘイ！」と叫んだ直後にメッセンジャーBが「ヘイ！」と叫んだ場合（何かが二人を興奮させたため）、二人の友情はより強固になり、メッセンジャーAのメッセージは次回メッセンジャーBがメーターをより早く満たすのに役立ちます。

Asic on QSysArch - Quantum Computer System Architecture

半導体計測：原子スケール測定

計測技術 見出しへのリンク

光学顕微鏡（~2D） 見出しへのリンク

走査型電子顕微鏡 (SEM) 見出しへのリンク

原子間力顕微鏡 (AFM) 見出しへのリンク

X線回折（XRD） 見出しへのリンク

テンソル処理ユニット（TPU）：高レベルシステムアーキテクチャ

TPUが存在する理由、そしてそれが解決する問題とは 見出しへのリンク

TPUの進化の推移 見出しへのリンク

TPUv1: TPUの第一世代 見出しへのリンク

TPUv2とv3：メモリとインターコネクトの改善 見出しへのリンク