Fonte: Un’interfaccia criogenica per il controllo di molti qubit ( arXiv:1912.01299 )

Esistono diverse tipologie di qubit, e una delle più promettenti è il qubit superconduttore.

La sfida principale della modalità a qubit superconduttori è la sua elevata sensibilità al rumore ambientale e la durata di vita più breve rispetto ad altre modalità. Inoltre, i qubit superconduttori richiedono il funzionamento a temperature criogeniche, il che rende necessario l’utilizzo di sistemi di raffreddamento specializzati.

L’obiettivo del sistema criogenico è raggiungere temperature prossime allo zero assoluto (< 0,1 K), minimizzando così le interferenze dovute all’energia termica. I qubit sono entità sensibili, quindi minore è l’interferenza, meglio è.

QPU quantistica criogenica Link to heading

Ci sono diversi aspetti da considerare riguardo alla criogenia: in primo luogo, avere la QPU situata nel frigorifero, mentre lo stack di controllo opera a temperatura ambiente. Questo è già possibile oggi con le soluzioni di Bluefors - ma ciò crea il cosiddetto “collo di bottiglia del cablaggio” a livello di interconnessione.

Fortunatamente, il settore è molto proattivo nell’affrontare questa sfida e sono disponibili numerose soluzioni di cablaggio ad alta densità, anche integrate con il frigorifero (vedi immagine a destra).

Convertitori digitale-analogico (DAC) criogenici Link to heading

Il secondo aspetto consiste nel far funzionare lo stack di controllo a una temperatura molto più bassa. L’aspetto interessante del funzionamento a basse temperature è che il livello di rumore deve essere mantenuto al minimo per prevenire interferenze tra i qubit. Pertanto, la tecnologia Cryo-CMOS si sta affermando come una tecnologia chiave per i computer quantistici su larga scala e altre applicazioni limitate dal collo di bottiglia del cablaggio.

Nel diagramma sottostante tratto da TU Deflt, i segnali analogici sensibili sono indicati in blu, mentre le linee digitali e di alimentazione/polarizzazione, più robuste, sono rispettivamente in nero e rosso. L’obiettivo principale è minimizzare i segnali in blu.

Controllo criogenico Asics Link to heading

Una delle numerose sfide poste dai crio-ASIC è che il comportamento fisico della tecnologia CMOS a temperature criogeniche, inclusi la dissipazione di potenza e il budget termico, deve essere mantenuto basso. Pertanto, il terzo aspetto consiste nell’avere il pieno controllo dell’ASIC per operare a temperature criogeniche.

Ad esempio, nel diagramma sottostante, l’FPGA si trova ora a 4K (-269,15 °C) e, considerando quanto si riscalda l’FPGA, questo rappresenta una sfida enorme rispetto ad avere solo il DAC a 4K (che di per sé è già una sfida enorme!).

PCB per la lettura quantistica (QuRO) (Fonte: Elettronica criogenica per la lettura di processori quantistici)

Caso di studio: Google: sulla strada verso il controllo criogenico dei processori quantistici Link to heading

Sebbene l’articolo e il video di Google siano piuttosto datati (2019), contengono informazioni molto pertinenti.

Il problema con l’hardware di controllo e misurazione “a singolo qubit” attualmente in uso, quando scalato con la distribuzione a stadi di temperatura (ovvero, con lettura a 300 K o ~25 °C), è il collo di bottiglia rappresentato dal cablaggio. L’immagine a destra mostra quanti cavi sono necessari quando si scala il sistema a 72 qubit, insieme a una utile approssimazione del numero di “componenti” per qubit (dove per componenti si intendono DAC, ADC, AWG, ecc.).

Le due diapositive successive mostrano la suddivisione proposta dal team di Google per la *crio-staging, che, senza sorprese, si allinea con i concetti precedenti di spostamento del controllo a 4K. L’aspetto interessante è che, per Google, il dominio digitale è suddiviso in due parti, operanti sia a 4K che a 300K.

Analizzando nel dettaglio le parti 4K del controllo digitale, Google ha ideato un approccio molto semplice ma ingegnoso per l’AWG (illustrato a sinistra). L’interconnessione con il dominio di controllo a 300K si concretizza in una memoria per l’archiviazione dei campioni AWG.

Ciò che apprezzo nella proposta di cui sopra è che la logica di calcolo, o calcolo classico (CC), rimane a 300 KB, e l’interfaccia tra la logica di calcolo e la generazione del segnale in tempo reale è implementata tramite memoria. Questa memoria deve essere di dimensioni ridotte, ed è per questo che dovrebbe esserci uno stretto accoppiamento tra il CC e l’AWG. Sfortunatamente, sono disponibili poche informazioni pubbliche su questa interfaccia.

Conclusion Link to heading

Senza dubbio, entro 5-10 anni l’industria sarà in grado di produrre ASI criogenici con un front-end completamente digitale comprendente regolatori di tensione, generazione di clock e un nucleo digitale riconfigurabile che opera a temperature criogeniche estreme. Ciò contribuirà a superare il “collo di bottiglia del cablaggio”.

D’altra parte, altre modalità, come i qubit indirizzabili otticamente, che possono funzionare a temperatura ambiente, potrebbero registrare una svolta tale da renderli paragonabili ai qubit al silicio.

In entrambi i casi, si può presumere che questa sfida verrà superata entro un decennio.

Ecco, questo promemoria della domenica mattina non si addentrava nei dettagli, ma gettava le basi per comprendere le ragioni, le sfide e le soluzioni per far funzionare le entità quantistiche (i qubit) a temperature criogeniche.

Risorse e ulteriori letture Link to heading

Chat GPT con prompt inverso sulla differenza tra un computer e una macchina.

(prompt: ‘Riesci a disegnare un’immagine a fumetti di un “computer quantistico criogenico”?’ vs ‘Riesci a disegnare un’immagine a fumetti di una “macchina quantistica criogenica”?’)