QSysArch - Quantum Computer System Architecture

QPU: Unità di elaborazione quantistica

Fri, 31 Jul 2026 00:00:00 +0000

Non è sempre facile trovare immagini dei chip di silicio dei qubit superconduttori. Questa pagina si propone di raccogliere immagini disponibili pubblicamente, in particolare quelle relative ai qubit superconduttori (transmon e qubit di spin).

Nota: questo è un lavoro in corso - Ultimo aggiornamento: luglio 2026

MIT, Laboratorio di ricerca sull’elettronica (RLE) Link to heading

Waveguide Quantum Electrodynamics: Le immagini ottiche del livello dei qubit (a sinistra) e del livello dell’interposer (a destra) sono illustrate con i qubit e le diverse linee di segnale colorati artificialmente.

QEC: Qubit logico con correzione degli errori quantistici (parte 1)

Sat, 18 Jul 2026 00:00:00 +0000

A prima vista, la correzione degli errori quantistici sembra semplice: raggruppare i qubit fisici in un qubit logico, applicare un metodo per mantenere la coerenza tra di essi e quindi far funzionare i circuiti quantistici utilizzando questi qubit logici.

Fonte immagine: Riverlane

In pratica, però, questo primo passo è tutt’altro che ovvio. Come si creano e si mantengono questi qubit logici? Ad esempio, dal punto di vista di un Sistema di Controllo Quantistico (QCS) (come QM OPX1000, ZQCS di ZI ZQCS o Qblox Q1 Cluster), cosa serve per “gestire” o “orchestrare” il qubit logico? E una volta che questo qubit logico è “pronto” per essere utilizzato, cosa serve per impiegarlo nell’esecuzione di calcoli quantistici, tramite circuiti quantistici composti da porte a 1 e 2 qubit? Questa semplice domanda non riguarda solo il sistema di controllo hardware, ma anche lo stack software, in particolare i compilatori: abbiamo ora più compilatori, uno per i qubit fisici e uno per i qubit logici? E in termini di scalabilità, cosa serve ai compilatori per gestire la complessità di scalabilità quando si tratta di gestire 10.000 qubit fisici in un ambiente eterogeneo composto da GPU/QPU ibride e QCS? Sono domande semplici, con risposte tutt’altro che banali!

Metrologia dei semiconduttori: misurazioni su scala atomica

Fri, 10 Jul 2026 00:00:00 +0000

Questo breve promemoria riassume le metodologie utilizzate nella metrologia dei semiconduttori, impiegate per l’ispezione dei wafer di silicio.

La metrologia dei semiconduttori si occupa della misurazione e dell’analisi precise dei wafer utilizzati per la produzione di ASIC. L’obiettivo è garantire la qualità e le prestazioni del posizionamento dei transistor a livello atomico durante la fabbricazione dei dispositivi, poiché anche una deviazione di pochi picometri nel processo produttivo influirebbe sulla resa.

xPU: Microarchitetture per l'accelerazione hardware dell'inferenza AI

Sun, 28 Jun 2026 00:00:00 +0000

xPU: è un termine generico che indica un’unità di elaborazione (PU) specializzata, dove “x” può rappresentare qualsiasi architettura di calcolo personalizzata per uno specifico carico di lavoro. Le varianti più comuni includono GPU (grafica), TPU (tensoriali/IA), NPU (neurali), DPU (dati) o PPU (a impulsi, utilizzate principalmente per gli stack di controllo quantistico).

Questo brevissimo promemoria si propone di fornire spunti di riflessione sul panorama del mercato xPU applicato all’inferenza dell’IA.

Modalità Qubit: Architettura QPU Transmon

Sun, 14 Jun 2026 00:00:00 +0000

Prima di addentrarci nel fantastico mondo della correzione degli errori quantistici, ho pensato che sarebbe stato utile fornire una breve spiegazione sull’architettura delle QPU e, in particolare, su come vengono implementate le porte a 1 e 2 qubit a livello hardware del silicio.

La difficoltà nello scrivere un promemoria di questo tipo risiede nel fatto che esistono molte architetture, o modalità, di QPU, quindi inizierò con una delle modalità più comuni: il qubit superconduttore Transmon.

Illustrazioni

Sat, 04 Apr 2026 18:44:19 +0200

Si dice che “un’immagine valga più di mille parole”. Mi appassiona creare progetti di sistemi ben illustrati e condividerli con la community. Quando non utilizzo il computer per disegnare con l’applicazione drawio, mi piace anche prendere appunti e disegnare diagrammi a mano.

Tutti i diagrammi qui sotto sono rilasciati sotto licenze open-standard. Quindi, usateli, modificateli, rompeteli! Fate pure, purché citiate qsysarch.com. Inoltre, tenete presente che alcune delle icone presenti in queste illustrazioni necessitano di un’ulteriore attribuzione al fantastico repository icons8.com.

Kernel di moltiplicazione matriciale generale (GEMM)

Sat, 28 Mar 2026 00:00:00 +0000

Questo promemoria riprende i concetti di base delle GPU. Si concentra sull’operazione fondamentale del deep learning: la moltiplicazione di matrici. In primo luogo, descriverò l’implementazione di base e accademica. Successivamente, esaminerò le ottimizzazioni necessarie per utilizzare la GPU in modo efficiente.

Comprensione del moltiplicatore di matrici ingenuo Link to heading

Iniziamo con questo semplice esempio che si trova spesso nei libri di testo.

  
/**
 * Kernel to perform matrix multiplication C = A × B
 * A is of size N x M, B is M x N, and C is N x N
 * Each thread computes one element of matrix C.
 */

__global__ void naive_matrix_multiply(float* A, float* B, float* C) {

 // Calculate global row and column for this thread
 int row = blockIdx.y /* 0...16 */ * blockDim.y + threadIdx.y;
 int col = blockIdx.x /* 0...16 */ * blockDim.x + threadIdx.x;

 if (row < N && col < N) {
 float sum = 0.0f;
 for (int k = 0; k < M; k++) {
 // C[row][col] = sum(A[row][i] * B[i][col])
 sum += A[row * N + k] * B[k * N + col];
 }
 C[row * N + col] = sum;
 }

}

A prima vista, sembra facile. Basta calcolare ogni cella della matrice di output C. Questo codice kernel sembra funzionare. Ecco una rappresentazione più visiva del kernel.

Ingegneria della capacità e dell'efficienza

Sun, 22 Mar 2026 00:00:00 +0000

Recentemente mi sono imbattuto nel concetto di Ingegneria della Capacità e dell’Efficienza, ovvero la disciplina che si occupa di progettare e gestire i sistemi in modo ottimale. È un pilastro fondamentale dell’architettura di sistema ed è particolarmente importante quando la scalabilità è un fattore cruciale, come nei sistemi di calcolo quantistico.

In sintesi, l’ingegneria della capacità e dell’efficienza è la scienza o la disciplina che si occupa di ottimizzare la produzione. Questo obiettivo viene raggiunto bilanciando la massima produzione (capacità) con il consumo delle risorse (efficienza).

Unità di elaborazione tensoriale (TPU): architettura di sistema di alto livello

Fri, 12 Dec 2025 00:00:00 +0000

In un mondo in cui l’intelligenza artificiale è avida di energia, la Tensor Processing Unit (TPU) rappresenta una vera e propria rivoluzione. Si tratta di un chip progettato su misura da Google specificamente per le attività di apprendimento automatico.

Questa breve nota informativa si propone di fornire una panoramica generale dell’architettura delle TPU e della loro evoluzione sin dalla loro nascita nel 2016.

Cercherò inoltre di rispondere a questa domanda fondamentale: perché abbiamo bisogno delle TPU se abbiamo già le GPU? Quali vantaggi offrono rispetto alle GPU? Come si confrontano con i circuiti integrati neuromorfici? Ed esiste un’architettura alternativa alle TPU e alle GPU?

Riscrittura dell'AST di Python: compilazione senza abbassamento

Sat, 06 Dec 2025 00:00:00 +0000

Prima di immergermi nel fantastico mondo del compilatore Cuda-Q, ho pensato che valesse la pena scrivere un breve promemoria sull’arte della riscrittura dell’AST.

Ci si potrebbe chiedere: qual è la differenza tra riscrittura dell’AST e compilazione? In breve, ogni compilazione include una riscrittura dell’AST, ma non ogni riscrittura dell’AST è da considerarsi una compilazione.

Inoltre, la compilazione è il processo di abbassamento del codice da un linguaggio a un altro, mentre la riscrittura dell’AST di solito rimane all’interno dello stesso linguaggio.

Organizzare la complessità: più architettura, meno impianti idraulici.

Sun, 30 Nov 2025 00:00:00 +0000

Questo promemoria è una trascrizione dall’Observatoire du Long Terme, seguita da una digressione personale sul ruolo dell’architetto nelle scale up.

Imparare dalla pianificazione urbana di Manhattan Link to heading

Le strade strette e irregolari della parte meridionale di Manhattan, con i loro nomi imprevedibili e gli incroci ad angoli di ogni tipo, contrastano nettamente con il resto di New York, caratterizzata da una pianta a griglia con strade (dalla First alla 220th) e viali (dalla First alla Twelfth) ampi e che si intersecano ad angolo retto.

Circuiti integrati neuromorfici: architettura di sistema di alto livello

Fri, 28 Nov 2025 00:00:00 +0000

Recentemente ho sentito parlare di Unità di Elaborazione Neuromorfica, o NPU, durante una discussione su Neuralink. . Queste NPU non hanno nulla a che fare con il calcolo quantistico, ma ho pensato che sarebbe stato interessante dedicare un po’ di tempo a trarre ispirazione da una nuova architettura di elaborazione. E, a dire il vero, uno dei principali fornitori di circuiti integrati in questo settore è un’azienda olandese chiamata Innatera. L’ultimo circuito integrato di Innatera, Pulsar, si basa su reti neurali a impulsi a basso consumo (vedi l’immagine a destra).

Architettura del compilatore GPU: CUDA, Triton e DeepSeek

Sun, 16 Nov 2025 00:00:00 +0000

Quando si compila per le GPU NVIDIA, CUDA è spesso considerato il framework di compilazione di riferimento. Ma come funziona effettivamente il compilatore? Che tipo di architettura del set di istruzioni (ISA) deve generare il compilatore quando crea un “eseguibile” per la GPU? E come funziona effettivamente il compilatore? Che tipo di architettura viene utilizzata per generare codice che può essere avviato da una CPU ed eseguito su una GPU?

Modellazione dell'impulso: l'impulso DRAG

Sat, 08 Nov 2025 00:00:00 +0000

Quando si tratta di migliorare la fedeltà dei qubit, una domanda indiretta è se sia possibile migliorare la fedeltà dei gate “modellando” impulsi che sono semplicemente più complessi di impulsi semplici di tipo gaussiano? E la risposta è: “diamo un’occhiata all’impulso _DRAG”!

Il vero motivo dell’interesse per il DRAG Pulse è il commento di Joseph Bardin nella video presentazione sul Cryo Pulse Modulator di Google:

[21:08] Quello che abbiamo capito è che, se non proviamo a fare cose come il trascinamento, ci serve solo un inviluppo simmetrico. Coseno rialzato o gaussiano: sono entrambi simmetrici. Quindi quello che abbiamo fatto è stato costruire una serie di sorgenti di corrente programmabili e poi avere le funzioni di abilitazione appropriate per creare questo tipo di forma d’onda di corrente a forma di torta nuziale. E quindi possiamo programmare le ampiezze e così via.

NVQLink: l'architettura di sistema unificata GPU-Quantum di Nvidia

Tue, 28 Oct 2025 00:00:00 +0000

Sono estremamente felice di far parte del team di Qblox che ha lavorato e continua a lavorare attivamente con Nvidia per promuovere lo standard NVQLink, come metodo per interconnettere sistemi eterogenei che eseguono calcoli su GPU, CPU e QPU (processori quantistici, inclusi i controller quantistici di primo livello che Qblox sta sviluppando).

NVQLink in sintesi Link to heading

NVQLink non è l’ennesimo “cavo” per collegare le GPU ai processori Quantum, bensì un framework completo che permette di interconnettere dispositivi eterogenei, dalla rete allo stack software:

QRAM come matrice di bit quantistici

Sun, 26 Oct 2025 00:00:00 +0000

Cos'è un qubit? (Crediti: Microsoft )

È opinione comune che il settore dell’informatica quantistica sia ancora nelle primissime fasi, con la speranza di raggiungere traguardi significativi entro 5-10 anni. Questa nota di domenica mattina è una sessione di brainstorming sulla potenziale architettura futura delle macchine per il calcolo quantistico.

Prima di continuare a leggere, tenete presente che ciò che segue è solo uno sguardo ai possibili futuri, non una previsione di ciò che accadrà o dovrebbe accadere. Come disse Steve Jobs (https://www.inc.com/jeff-haden/why-steve-jobs-and-science-say-you-can-only-connect-dots-looking-backwards.html),

GPUDirect RDMA: la vita di un pacchetto RoCE

Sat, 18 Oct 2025 00:00:00 +0000

Questo promemoria ha lo scopo di comprendere i meccanismi interni di RDMA, e in particolare cosa sia necessario per creare una “NIC conforme a RDMA” che si interconnetta con un sottosistema PCIe, come la connectX-7 da 200 Gb integrata con DGX Spark (immagine a destra).

RDMA come protocollo “client-server” Link to heading

Iniziamo questo promemoria con una panoramica del protocollo RDMA.

Correzione degli errori quantistici: la vita di un qubit

Wed, 08 Oct 2025 00:00:00 +0000

La correzione degli errori quantistici, nota anche come QEC, è una delle aree di ricerca più attive nell’informatica quantistica odierna. L’obiettivo della QEC è proteggere le fragili informazioni quantistiche, memorizzate nei qubit, dal rumore e dalla decoerenza.

La misura dell’affidabilità di un qubit si basa sulla probabilità di errore, e i qubit fisici odierni sono in grado di raggiungere un ordine di grandezza di circa 1 errore ogni 10.000 (\(10^{-4}\)) operazioni di gate. Tuttavia, per essere pienamente efficiente, il tasso di errore dei gate deve essere in grado di raggiungere almeno 1 su 1 miliardo (\(10^{-9}\)), o addirittura uno su un trilione (\(10^{-12}\)).

Computer e controllori criogenici

Sun, 05 Oct 2025 00:00:00 +0000

Fonte: Un’interfaccia criogenica per il controllo di molti qubit ( arXiv:1912.01299 )

Esistono diverse tipologie di qubit, e una delle più promettenti è il qubit superconduttore.

La sfida principale della modalità a qubit superconduttori è la sua elevata sensibilità al rumore ambientale e la durata di vita più breve rispetto ad altre modalità. Inoltre, i qubit superconduttori richiedono il funzionamento a temperature criogeniche, il che rende necessario l’utilizzo di sistemi di raffreddamento specializzati.

Quale macchina per gli algoritmi quantistici?

Sun, 28 Sep 2025 00:00:00 +0000

Nel mondo dell’informatica classica, una macchina di Turing è tipicamente rappresentata come una macchina astratta in grado di implementare qualsiasi algoritmo informatico classico tramite stati, nastro magnetico e una testina di lettura/scrittura. I primi computer, risalenti agli anni ‘50, erano enormi mainframe che implementavano un’architettura di Turing di questo tipo.

Ma che dire degli algoritmi quantistici? Cosa serve per implementarli? È opinione diffusa che i mainframe di ieri stiano ai computer classici come gli stack di controllo quantistici di oggi stanno ai computer quantistici. È altrettanto opinione diffusa che il passaggio dai mainframe ai computer quantistici compatti, scalabili ed efficienti avverrà entro i prossimi 5-10 anni.

3 blu 1 marrone: l'algoritmo di Grover

Tue, 23 Sep 2025 00:00:00 +0000

Ma cos’è l’informatica quantistica? Guarda questo fantastico video di 3Blue1Brown.com

Ecco alcuni degli schemi che hanno ispirato questa presentazione:

Bit classico vs Bit quantistico Link to heading

Porte logiche classiche vs porte quantistiche Link to heading

Algoritmo quantistico Link to heading

RoCEv2: Protocollo di trasporto InfiniBand

Mon, 22 Sep 2025 00:00:00 +0000

Lavoravo per Spirent, un’azienda specializzata in test e misurazioni che sviluppa sistemi di test per reti ad alte prestazioni. Il prodotto si chiamava Test Center e, insieme a un team di grande talento, stavamo sviluppando il sistema utilizzato per testare i sistemi RoCEv2. Il mio lavoro si concentrava in particolare sul Priority Flow Control (PFC) e su come abilitarlo per il “Packet Analyzer and Generator” (noto anche come PGA) basato su FPGA da 800 Gbps.

Sistema di componenti di entità quantistiche

Sun, 21 Sep 2025 00:00:00 +0000

Di recente mi sono imbattuto in un post su ycombinator riguardante il paradigma Entity Component System (ECS), spesso abbreviato in ECS. Uno dei primi pensieri che mi sono venuti in mente dopo aver letto il concetto in dettaglio è stato come si potesse mappare un tale paradigma nel mondo dei sistemi di calcolo quantistico e, in caso affermativo, se avesse effettivamente senso.

Come al solito, ho iniziato a chiedere a ChatGPT una visualizzazione del “Sistema Entità-Componente applicato a un sistema di controllo quantistico” (a sinistra) e del suo opposto, “qubit quantistico controllato da un Sistema Entità-Componente” (a destra). È difficile ricavarne un senso compiuto, se non notando che, nel primo caso, l’“essere umano” è il sistema, mentre nel secondo, il qubit sembra essere il sistema.

Il mondo complesso di RDMA e InfiniBand

Tue, 16 Sep 2025 00:00:00 +0000

Nel contesto delle GPU, sono numerosi i termini alla base della tecnologia RDMA: GPU-direct, NvLink, NVLink Fusion, InfiniBand, Quantum InfiniBand, GPUNetIO e DOCA. Questo può generare confusione, ma forse non dovrebbe essere così?

Questo articolo è scritto sotto forma di promemoria personale, nel tentativo di illustrare le diverse tecnologie e visualizzarle con l’ausilio di alcuni diagrammi.

GPU Direct e RDMA: Marketing contro Tecnologia. Link to heading

Iniziamo in medias-res, con la pagina GPUNetIO della documentazione ufficiale di Nvidia:

Il segreto della ruggine: tipi più precisi?

Sun, 14 Sep 2025 00:00:00 +0000

Raph Levien è famoso per la sua implementazione ultra-efficiente del motore di rendering dei glifi più veloce al mondo, utilizzando un’ingegnosa architettura SIMD basata su Rust. Il suo lavoro mi ha ispirato molto quando stavo progettando una GPU SIMD presso Bestechnics nel 2023. Successivamente, Raph Levien ha lavorato anche a una versione per GPU di questo motore di rendering dei glifi.

Così, quando mi sono imbattuto nel suo ultimo intervento su “Come Rust ha vinto: la ricerca di un software performante e affidabile”, ho deciso di dedicare un’ora del mio tempo a guardarlo e a cogliere tutti gli spunti utili.

Utilizzo dell'intelligenza artificiale per migliorare i sistemi quantistici

Fri, 12 Sep 2025 00:00:00 +0000

L’utilizzo dell’intelligenza artificiale, o più precisamente delle reti neurali (NN), non è solo ovvio, ma anche un elemento quasi imprescindibile di qualsiasi sistema nel 2025. Non sorprende quindi che siano stati pubblicati numerosi articoli di ricerca su questo argomento. Tuttavia, la ricerca più recente ha portato i confini a un livello superiore, consentendo l’integrazione ad alte prestazioni delle reti neurali all’interno del sistema di controllo quantistico.

Questo articolo si basa sul lavoro del Singapore Centre for Quantum Technologies CQT/NUS, e più specificamente sulla ricerca di Arthur Strauss, con il quale ho avuto il grande onore di discutere e scambiare idee durante l’ultimo evento SQA.

Di

Mon, 18 Aug 2025 11:01:21 -0400

Mi chiamo Ronan e dirigo il team di Ingegneria del Software Quantistico presso Equal1. Progettiamo e realizziamo computer quantistici completamente integrati utilizzando tecnologie avanzate basate sullo spin. Equal1 ha sedi in Irlanda, Stati Uniti, Canada, Giappone, Romania e Paesi Bassi, dove vivo. Prima di questo incarico, ho lavorato presso Qblox, un’azienda che produce sistemi di controllo quantistico.

In Equal1, mi concentro sulla creazione del sistema full-stack che gestisce il nostro computer quantistico ad alte prestazioni RacQ. Questo sistema è progettato per scalare fino a migliaia di qubit logicamente corretti e oltre. Alcuni lo definiscono il “cervello” dei processori quantistici (QPU).

Dov'è il mio qubit?

Mon, 18 Aug 2025 00:00:00 +0000

Una delle cose interessanti dei qubit è che… beh, non si sa sempre con certezza dove si trovino. Questo non sorprende, dato che l’informatica quantistica è ancora nelle sue fasi iniziali di sviluppo. Pensiamo a quando si studiavano i transistor e si utilizzavano ingombranti apparecchiature di test per verificare se funzionassero effettivamente come previsto. Oggi, per i qubit, la situazione è più o meno la stessa.

L’idea è che serva molta messa a punto per capire se stiamo effettivamente “comunicando” con un qubit. Ho scritto “comunicando”, ma probabilmente “sussurrando” sarebbe stata una descrizione migliore, considerando che i qubit sono molto sensibili al rumore. In realtà, però, “comunicare con i qubit” si esprime convenzionalmente come “controllo e lettura”.

Guida introduttiva a qsysarch.com

Fri, 08 Aug 2025 00:00:00 +0000

Questo blog si propone di essere una guida pratica e accessibile per la costruzione del proprio computer quantistico.

Non intendo dire che costruire un computer quantistico sia una cosa semplice, ma piuttosto che, se esistesse un modo “semplice” per spiegare ai “non specialisti” come viene costruito un computer quantistico, ciò potrebbe essere molto utile. Mi piace fare un paragone con il modo in cui vengono costruiti i computer desktop standard: una CPU, memoria, disco, GPU, il tutto su una scheda madre. Ma che dire di un computer quantistico? Può essere costruito in modo simile?

Mon, 01 Jan 0001 00:00:00 +0000

Oltre il qubit: progettare sistemi di calcolo quantistico scalabili ed eterogenei

L’informatica quantistica viene spesso descritta come una magica Unità di Elaborazione Quantistica, o QPU, in grado di gestire i qubit. In realtà, rendere possibile il vantaggio quantistico è un lavoro di squadra che richiede molti altri sistemi eterogenei e ad alte prestazioni a supporto. Questo blog esplora tale ecosistema.

Reti resilienti per veicoli autonomi

Sat, 01 Jan 0000 00:00:00 +0000

Questa è una brevissima panoramica dell’architettura di rete di VayNet:

Oltre all’utilizzo di 4 canali di rete ridondanti (tramite un multiplexing di canale con packet spraying intelligente), pubblicizzano anche l’uso di L4S, ovvero Low Latency, Low Loss, Scalable Network Stack, che utilizza il meccanismo “ECN” o Explicit Control Notification all’interno dello stack TCP. Sarebbe interessante vedere come si potrebbe utilizzare Amarisoft per validare l’efficienza di L4S in ambienti emulati.

(fonte immagine: Nokia Bell Labs)