<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Xpu on QSysArch - Quantum Computer System Architecture</title><link>https://qsysarch.com/it/categories/xpu/</link><description>Recent content in Xpu on QSysArch - Quantum Computer System Architecture</description><generator>Hugo</generator><language>it</language><lastBuildDate>Sun, 28 Jun 2026 00:00:00 +0000</lastBuildDate><atom:link href="https://qsysarch.com/it/categories/xpu/index.xml" rel="self" type="application/rss+xml"/><item><title>xPU: Microarchitetture per l'accelerazione hardware dell'inferenza AI</title><link>https://qsysarch.com/it/posts/ai-inference-hardware-acceleration-architecture/</link><pubDate>Sun, 28 Jun 2026 00:00:00 +0000</pubDate><guid>https://qsysarch.com/it/posts/ai-inference-hardware-acceleration-architecture/</guid><description>&lt;p&gt;xPU: è un termine generico che indica un&amp;rsquo;unità di elaborazione (PU) specializzata, dove &amp;ldquo;x&amp;rdquo; può rappresentare qualsiasi architettura di calcolo personalizzata per uno specifico carico di lavoro. Le varianti più comuni includono GPU (grafica), TPU (tensoriali/IA), NPU (neurali), DPU (dati) o PPU (a impulsi, utilizzate principalmente per gli stack di controllo quantistico).&lt;/p&gt;&#10;&lt;p&gt;&#10;&lt;img class="glightbox" src="https://qsysarch.com/images/gpxpus/xpu-system-architecture.webp" alt="XPU: Architettura di sistema di coprocessamento specializzato" /&gt;&lt;/p&gt;&#10;&lt;p&gt;Questo brevissimo promemoria si propone di fornire spunti di riflessione sul panorama del mercato xPU applicato all&amp;rsquo;inferenza dell&amp;rsquo;IA.&lt;/p&gt;</description></item></channel></rss>