Qu'est-ce qu'un qubit ? (Crédits :
Microsoft )
Il est généralement admis que l’industrie de l’informatique quantique n’en est qu’à ses balbutiements, et l’on espère atteindre des résultats significatifs d’ici 5 à 10 ans. Cette note de service, publiée dimanche matin, est le fruit d’une réflexion collective sur l’architecture future potentielle des ordinateurs quantiques.
Avant de poursuivre votre lecture, gardez à l’esprit que ce qui suit n’est qu’un aperçu des futurs possibles, et non une prédiction de ce qui va ou devrait se produire. Comme l’a dit Steve Jobs :
On ne peut relier les points qu’en regardant en arrière, et non en regardant vers l’avenir. Il faut donc croire que les choses finiront par se rejoindre. Il faut croire en quelque chose : son intuition, le destin, la vie, le karma, peu importe. Cette approche ne m’a jamais déçu et a transformé ma vie.
Retour vers le futur : les évolutions
Link to heading
Quand on pense aux années 70, époque des imposants ordinateurs centraux, on comprend immédiatement à quoi ressemblent les systèmes informatiques actuels. À titre d’exemple, voici une comparaison entre l’IBM 360/91 de 1966 et le système Keysight 1000 qubits déployé au G-QuAT en 2025.
Et si nous nous permettions de réfléchir à la manière dont nous aimerions voir l’avenir de l’informatique quantique ? Le schéma ci-dessous illustre ma vision des choses. L’idée est simple : comparer les puces mémoire actuelles, composées d’un stockage de bits complexe et d’un contrôleur permettant d’accéder à ces bits, au déploiement actuel des systèmes de contrôle quantique. Le point qui pourrait prêter à controverse est que, plutôt que de considérer le contrôle du qubit comme une unité de traitement, on le compare désormais à une unité de mémoire.
C’est ainsi que je suis tombé sur le blog de Ken Shirriff (https://www.righto.com/2019/04/) consacré à la mémoire du système IBM S/360. Le contenu du blog et de la vidéo est absolument fantastique ; je n’aurais jamais imaginé que la technologie de la mémoire ait autant évolué. L’utilisation d’impulsions pour « piloter » la mémoire à tores me rappelle beaucoup les techniques similaires employées pour contrôler et lire les « entités » qubits, que j’appellerai désormais « mémoires qubits ».
Il reste évidemment un long chemin à parcourir avant de pouvoir envisager une puce de silicium intégrée contenant à la fois des qubits (ou des dispositifs similaires) et l’électronique de contrôle. Au stade actuel de développement, les qubits doivent fonctionner à des températures cryogéniques afin d’éviter les perturbations environnementales – car, en effet, les qubits sont des entités sensibles. De plus, l’électronique de contrôle est elle-même très bruyante et génère de la chaleur ; son utilisation à proximité immédiate des qubits est donc problématique.
Une fois le problème du bruit résolu, probablement grâce à une avancée majeure en science des matériaux (comme les mémoires ferroélectriques ou les transistors térahertz), l’industrie devra alors s’orienter vers des circuits intégrés intégrés, avec un conditionnement avancé, à l’instar de ce qui se fait pour le [silicium]. photonique. Je ne prétends pas savoir comment cela se produira, ni même quand, mais au vu de l’évolution des ordinateurs centraux, on peut être certain que cela arrivera. Et une fois que ce sera le cas, chaque appareil électronique pourra intégrer un composant d’informatique quantique.
Note [2025-10-28] : Le schéma ci-dessus suppose implicitement que le qubit est basé sur une modalité de type silicium, ce qui n’est pas nécessairement le cas. Par exemple, les modalités de qubits adressables optiquement ne sont pas confrontées à un défi cryogénique, mais plutôt à des défis de mise à l’échelle et de miniaturisation. On peut d’ailleurs s’attendre à des avancées majeures dans ces modalités également ; pensons notamment à la mémoire vive magnétorésistive à commande optique (MRAM).
Qu’est-ce qui fait d’une QRAM un « élément quantique » ?
Link to heading
Cette digression serait inintéressante sans répondre à la question clé : qu’est-ce qui fait de la RAM quantique un « élément quantique » d’intérêt ? La RAM standard, qu’il s’agisse de RAM statique (SRAM), de RAM dynamique (DRAM) ou de RAM dynamique synchrone (SDRAM), fonctionne selon un principe très simple : la lecture et l’écriture de bits dans un tableau adressé par un espace d’adressage linéaire.
Supposons que les qubits puissent également être adressés par un espace d’adressage linéaire. Dans ce cas, qu’est-ce qui rend ce tableau plus intéressant qu’un simple tableau de bits booléens ? Voici quelques-unes des considérations à prendre en compte lorsqu’on s’intéresse aux « bits quantiques » :
Intrication : Plusieurs qubits peuvent présenter une intrication quantique. Les qubits intriqués sont toujours corrélés entre eux pour former un système unique. Même s’ils sont infiniment éloignés, la mesure de l’état de l’un des qubits permet de connaître l’état de l’autre, sans qu’il soit nécessaire de le mesurer directement.
Superposition : La superposition permet aux algorithmes quantiques d’exploiter d’autres phénomènes de mécanique quantique, tels que l’interférence et l’intrication. Combinées, la superposition, l’interférence et l’intrication créent une puissance de calcul capable de résoudre des problèmes exponentiellement plus rapidement que les ordinateurs classiques.
Il est communément admis que le seul concept véritablement quantique est l’intrication. La superposition n’est qu’une façon d’exprimer qu’un système peut se trouver dans deux états ou plus, états connus mais non observables. Une fois observé, le système « s’effondre » sur un seul état défini. La superposition n’a rien de fondamentalement particulier ; ce qui est remarquable, c’est que l’on peut utiliser l’intrication pour « observer » sans « mesurer », préservant ainsi les propriétés quantiques des qubits.
Alors, quel type d’interface cette QRAM devrait-elle exposer sur les « qubits à états superposés » pour être qualifiée de « RAM quantique » ?
signifie contrôler chaque qubit individuellement avec des portes à un seul qubit, avec « réinitialisation » comme pseudo-porte.
signifie contrôler plusieurs qubits avec des portes conditionnelles, en utilisant l’intrication en interne.
signifie lire chaque qubit, en réduisant ou en « s’effondrant » sur le qubit dans un seul état défini.
Je dois admettre qu’il s’agit d’une perspective simpliste et naïve que mes collègues physiciens combattraient avec acharnement – et je conviens qu’il faut simplifier son équation à l’aide de meilleures abstractions ; je dois également admettre que je n’aime pas vraiment l’idée d’appeler un « réseau de bits quantiques » une « mémoire quantique », mais le nom « QRAM » est tellement attrayant, ainsi qu’une puissante métaphore.
L’un des dilemmes liés à la métaphore de la mémoire est de savoir s’il est acceptable de simplifier le système de contrôle quantique et d’en faire un élément auxiliaire de la mémoire. Ou bien faut-il une unité de contrôle quantique (UCQ) qui, à l’instar d’un processeur graphique (PPU), opère sur les qubits, auquel cas l’accent serait mis sur l’exécution d’une séquence de portes logiques ?
Bien sûr, on pourrait dire que c’est la même chose : dans le premier cas, le processeur n’est rien de plus qu’un contrôleur au sein de la mémoire. Mais du point de vue de l’architecture système, il est important de souligner l’interface exposée : dans le cas de la mémoire, le séquenceur de portes est le CPU/GPU, et l’interaction avec la QRAM repose sur des portes (écriture) et des lectures (lecture). Dans le cas d’un processeur quantique, la séquence se trouve dans l’unité de calcul quantique (QCU), et l’interaction repose sur des séquences de portes. Pour que le premier système fonctionne, le CPU/GPU devrait gérer un certain niveau de cosynchronicité pour les portes multi-qubits.
L’un des nombreux défis posés par les bits quantiques réside dans leur mise à l’échelle, tant en termes de quantité que de fiabilité. La quantité correspond à la capacité d’intégrer davantage de qubits sur une même puce, tandis que la fiabilité concerne la capacité à créer des qubits mieux caractérisés. J’ai volontairement omis d’évoquer le temps de décohérence, car une décohérence plus longue n’est pas toujours avantageuse ; j’aborderai ce point dans une prochaine note.
Pour en revenir à la fiabilité, il convient de noter que les mémoires RAM actuelles intègrent un code de correction d’erreurs (ECC) au sein de leurs contrôleurs. De même, les mémoires QRAM pourraient bénéficier de l’intégration d’un système de correction d’erreurs quantiques (QEC) au niveau du contrôleur. On obtiendrait ainsi des « mémoires quantiques fiables ».
Ce que j’apprécie dans l’abstraction de l’unité de mémoire quantique, c’est qu’elle permet de faire facilement le parallèle avec l’évolution du séquençage de l’ADN : autrefois, les séquenceurs d’ADN étaient très coûteux, car ils visaient un séquençage parfait, séquence par séquence, et il a fallu 32 ans pour séquencer l’intégralité du génome humain. Mais avec l’avènement du séquençage de nouvelle génération (NGS), cette tâche ne prend plus qu’une journée, à un coût bien moindre. La raison : le séquençage massivement parallèle (Crédits image : IEEE Spectum).
Ainsi, peut-être pourrions-nous envisager que, une fois que nous serons capables de créer des circuits intégrés QRAM, la clé de la fiabilité résidera dans la mise en place d’une redondance massive, grâce à des milliers de QRAM co-encapsulées, toutes fonctionnant de la même manière, plutôt que d’essayer d’obtenir une QRAM unique basée sur un qubit logique qui soit parfaite, comme le vise actuellement QEC ?
Voilà, je reviendrai sur cette note dans 5 ans et je verrai dans quelle mesure elle se sera avérée vraie, le cas échéant !
Diagrammes DrawIO utilisés dans cette note :