Source : Une interface cryogénique pour le contrôle de nombreux qubits ( arXiv:1912.01299 )
Il existe plusieurs types de modalités de qubits, et l’une des plus prometteuses est le qubit supraconducteur.
Le principal inconvénient des qubits supraconducteurs réside dans leur grande sensibilité aux perturbations environnementales et leur durée de vie plus courte que celle des autres types de qubits. De plus, leur fonctionnement à des températures cryogéniques nécessite l’utilisation de systèmes de refroidissement spécifiques.
Le système cryogénique a pour objectif d’atteindre une température proche du zéro absolu (< 0,1 K), minimisant ainsi les interférences dues à l’énergie thermique. Les qubits étant des entités sensibles, moins il y a d’interférences, mieux c’est.
Plusieurs aspects sont à prendre en compte concernant la cryogénie : tout d’abord, le QPU peut être placé dans le réfrigérateur tandis que la pile de contrôle fonctionne à température ambiante. Ceci est déjà possible aujourd’hui avec les solutions de Bluefors – mais cela crée un goulot d’étranglement au niveau du câblage pour l’interconnexion.
Heureusement, l’industrie est très proactive pour relever ce défi, et de nombreuses solutions de câblage haute densité sont disponibles, et même intégrées au réfrigérateur (voir image à droite).
Convertisseurs numérique-analogique cryogéniques (CNA)
Link to heading
Le second aspect consiste à faire fonctionner la pile de contrôle à une température beaucoup plus basse. L’intérêt de ce fonctionnement à basse température réside dans la nécessité de minimiser le niveau de bruit afin d’éviter les interférences entre qubits. Ainsi, la technologie Cryo-CMOS s’impose comme une technologie clé pour les ordinateurs quantiques à grande échelle et d’autres applications limitées par le goulot d’étranglement du câblage.
Dans le schéma ci-dessous, extrait de TU Deflt, les signaux analogiques sensibles sont représentés en bleu, tandis que les lignes numériques et d’alimentation/polarisation, plus robustes, sont respectivement en noir et en rouge. L’objectif principal est de minimiser les signaux bleus.
L’un des nombreux défis posés par les ASIC cryogéniques réside dans la nécessité de minimiser le comportement physique de la technologie CMOS à des températures cryogéniques, notamment la dissipation de puissance et le bilan thermique. Par conséquent, le troisième aspect crucial est de maîtriser parfaitement le fonctionnement de l’ASIC à ces températures.
Par exemple, sur le schéma ci-dessous, le FPGA est maintenant situé à 4K (-269,15 °C), et sachant à quel point le FPGA chauffe, cela devient un énorme défi par rapport au fait d’avoir seulement le DAC à 4K (ce qui en soi est également un énorme défi !).
(Source : Électronique cryogénique pour la lecture des processeurs quantiques)
Étude de cas : Google : Vers le contrôle cryogénique des processeurs quantiques
Link to heading
Bien que le article et la vidéo de Google soient déjà assez anciens (2019), ils sont pleins d’informations très pertinentes.
Le problème du matériel de contrôle et de mesure « mono-qubit » actuel, lorsqu’il est adapté à la distribution de température par paliers (c’est-à-dire avec une lecture à 300 K ou environ 25 °C), réside dans le goulot d’étranglement du câblage. L’image de droite illustre le nombre de câbles nécessaires pour passer à un système à 72 qubits, ainsi qu’une approximation utile du nombre de « composants » par qubit (le terme « composants » désignant le CNA, le CAN, le générateur de formes d’onde arbitraires, etc.).
Les deux diapositives suivantes présentent la proposition de l’équipe Google concernant la cryo-étape, qui, sans surprise, s’inscrit dans la continuité des concepts précédents de passage au contrôle de la 4K. Le point intéressant est que, pour Google, le domaine numérique est divisé en deux parties, fonctionnant à la fois en 4K et en 300K.
En examinant en détail les composants 4K du contrôle numérique, Google a mis au point une solution à la fois simple et ingénieuse pour le générateur de formes d’onde arbitraires (AWG) (illustré à gauche). L’interconnexion avec le domaine de contrôle 300K se concrétise par une mémoire permettant de stocker les échantillons de l’AWG.
Ce que j’apprécie dans la proposition ci-dessus, c’est que la logique de calcul, ou calcul classique (CC), reste à 300 Ko et que l’interface entre cette logique et la génération du signal en temps réel est implémentée en mémoire. Cette mémoire doit être de petite taille, d’où la nécessité d’un couplage étroit entre le CC et le générateur de formes d’onde arbitraires (AWG). Malheureusement, les informations publiques disponibles concernant cette interface sont limitées.
L’industrie sera sans aucun doute capable de produire des ASI cryogéniques d’ici 5 à 10 ans, avec une interface numérique complète comprenant des régulateurs de tension, un générateur d’horloge et un cœur numérique reconfigurable fonctionnant à des températures cryogéniques extrêmes. Ceci permettra de surmonter les limitations liées au câblage.
En revanche, d’autres modalités, telles que les qubits adressables optiquement, qui peuvent fonctionner à température ambiante, pourraient connaître une percée qui les mettrait au même niveau que les qubits en silicium.
Dans les deux cas, on peut supposer que ce défi sera relevé d’ici une décennie.
Voilà, cette note de service du dimanche matin n’entrait pas dans les détails, mais posait les bases de la compréhension des raisons, des défis et des solutions pour faire fonctionner des entités quantiques (les qubits) à des températures cryogéniques.
Ressources et lectures complémentaires
Link to heading
Discussion GPT inversée sur la différence entre un ordinateur et une machine.
(Suggestions : « Pouvez-vous dessiner une image de dessin animé d’un « ordinateur quantique cryogénique » ? » contre « Pouvez-vous dessiner une image de dessin animé d’une « machine quantique cryogénique » ?)