QSysArch - Quantum Computer System Architecture

QPU : Unité de traitement quantique

Fri, 31 Jul 2026 00:00:00 +0000

Il n’est pas toujours facile de trouver des images des puces de silicium des qubits supraconducteurs. Cette page se veut une collection d’images accessibles au public, spécifiquement dédiées aux qubits supraconducteurs (transmons et qubits de spin).

Remarque : ce document est en cours d’élaboration - Dernière mise à jour : juillet 2026

MIT, Laboratoire de recherche en électronique (RLE) Link to heading

Électrodynamique quantique des guides d’ondes: Les images optiques du niveau de qubit (à gauche) et du niveau d’interposeur (à droite) sont illustrées avec les qubits et les différentes lignes de signal en fausse couleur.

QEC : Qubit logique à correction d’erreurs quantiques (partie 1)

Sat, 18 Jul 2026 00:00:00 +0000

À première vue, la correction d’erreurs quantiques semble simple : regrouper des qubits physiques en un qubit logique, appliquer une méthode pour maintenir la cohérence entre eux, puis faire fonctionner des circuits quantiques à l’aide de ces qubits logiques.

Source de l'image : Riverlane

En pratique, cette première étape est loin d’être évidente. Comment créer et maintenir ces qubits logiques ? Par exemple, du point de vue d’un système de contrôle quantique (SCQ) (comme QM OPX1000, ZI ZQCS ou Qblox Q1 Cluster), comment « faire fonctionner » ou « orchestrer » le qubit logique ? Et une fois ce qubit logique « prêt » à être utilisé, comment l’exploiter pour effectuer des calculs quantiques, via les circuits quantiques composés de portes à 1 et 2 qubits ? Cette question, en apparence simple, ne concerne pas seulement le système de contrôle matériel, mais aussi la pile logicielle, et notamment les compilateurs : disposons-nous désormais de plusieurs compilateurs, l’un pour les qubits physiques et l’autre pour les qubits logiques ? Et en matière de passage à l’échelle, comment les compilateurs peuvent-ils gérer la complexité liée à la manipulation de 10 000 qubits physiques dans un environnement hétérogène composé de GPU/QPU hybrides et de QCS ? Ce sont là des questions simples, mais aux réponses complexes !

Métrologie des semi-conducteurs : Mesures à l'échelle atomique

Fri, 10 Jul 2026 00:00:00 +0000

Ce court mémo résume les méthodologies utilisées en métrologie des semi-conducteurs, utilisées pour l’inspection des plaquettes de silicium.

La métrologie des semi-conducteurs consiste en la mesure et l’analyse précises des plaquettes utilisées pour la production de circuits intégrés spécifiques (ASIC). L’objectif est de garantir la qualité et les performances du placement des transistors à l’échelle atomique lors de la fabrication des dispositifs, car même un écart de l’ordre du picomètre dans le processus de fabrication affecterait le rendement.

xPU : Microarchitectures d’accélération matérielle pour l’inférence IA

Sun, 28 Jun 2026 00:00:00 +0000

xPU : terme générique désignant une unité de traitement (PU) spécialisée, où « x » peut représenter n’importe quelle architecture informatique adaptée à une charge de travail spécifique. Parmi les variantes courantes, on trouve les GPU (graphiques), les TPU (tenseurs/IA), les NPU (neuronaux), les DPU (données) et les PPU (impulsions, principalement utilisées pour les piles de contrôle quantiques).

Cette note très concise vise à donner un aperçu du paysage du marché des xPU appliqué à l’inférence en IA.

Modalités Qubit : Architecture Transmon QPU

Sun, 14 Jun 2026 00:00:00 +0000

Avant de plonger au cœur du monde fascinant de la correction d’erreurs quantiques, j’ai pensé qu’il serait utile de rédiger une brève note expliquant l’architecture des QPU, et en particulier la manière dont les portes à 1 et 2 qubits sont implémentées au niveau du matériel silicium.

La difficulté de rédiger une telle note réside dans le fait qu’il existe de nombreuses architectures ou modalités de QPU ; je commencerai donc par l’une des modalités courantes : le qubit supraconducteur Transmon.

Illustrations

Sat, 04 Apr 2026 18:44:19 +0200

On dit souvent qu’« une image vaut mille mots ». Je suis passionné par la création de schémas de systèmes bien illustrés et leur partage avec la communauté. Lorsque je n’utilise pas mon ordinateur pour dessiner avec l’application drawio, j’aime aussi prendre des notes et réaliser des schémas à la main.

Tous les diagrammes ci-dessous sont publiés sous des licences libres et standard. N’hésitez donc pas à les utiliser, à les modifier, à les détourner ! Il vous suffit de mentionner qsysarch.com. Notez également que certaines icônes de ces illustrations nécessitent une mention supplémentaire : elles proviennent de l’excellent dépôt icons8.com.

Noyaux de multiplication matricielle générale (GEMM)

Sat, 28 Mar 2026 00:00:00 +0000

Ce document revient sur les fondamentaux du GPU. Il se concentre sur l’opération de base du deep learning : la multiplication matricielle. Je décrirai d’abord l’implémentation de base et académique, puis j’examinerai les optimisations nécessaires pour une utilisation efficace du GPU.

Comprendre le multiplicateur matriciel naïf Link to heading

Commençons par cet exemple simple que l’on retrouve souvent dans les manuels scolaires.

  
/**
* Kernel to perform matrix multiplication C = A × B
* A is of size N x M, B is M x N, and C is N x N
* Each thread computes one element of matrix C.
*/

__global__ void naive_matrix_multiply(float* A, float* B, float* C) {

// Calculate global row and column for this thread
int row = blockIdx.y /* 0...16 */ * blockDim.y + threadIdx.y;
int col = blockIdx.x /* 0...16 */ * blockDim.x + threadIdx.x;

if (row < N && col < N) {
float sum = 0.0f;
for (int k = 0; k < M; k++) {
// C[row][col] = sum(A[row][i] * B[i][col])
sum += A[row * N + k] * B[k * N + col];
}
C[row * N + col] = sum;
}

}

À première vue, cela semble simple. Il suffit de calculer chaque cellule de la matrice de sortie C. Ce code noyau semble fonctionner correctement. Voici une représentation plus visuelle du noyau.

Ingénierie des capacités et de l'efficacité

Sun, 22 Mar 2026 00:00:00 +0000

J’ai récemment découvert le concept d’ingénierie de la capacité et de l’efficacité, qui est la discipline consistant à concevoir et à exploiter les systèmes de manière optimale. C’est un pilier fondamental de l’architecture système, particulièrement important lorsque l’échelle est un facteur critique, comme dans les systèmes d’informatique quantique.

En bref, l’ingénierie des capacités et de l’efficacité est la science ou la discipline qui consiste à optimiser la production. Elle y parvient en équilibrant la production maximale (capacité) et la consommation des ressources (efficacité).

Unité de traitement tensoriel (TPU) : Architecture système de haut niveau

Fri, 12 Dec 2025 00:00:00 +0000

Dans un monde où l’IA est très énergivore, l’unité de traitement tensoriel (TPU) change la donne. Il s’agit d’une puce conçue sur mesure par Google spécifiquement pour les tâches d’apprentissage automatique.

Cette note de service rapide vise à fournir une vue d’ensemble de l’architecture des TPU et de leur évolution depuis leur création en 2016.

Je tenterai également de répondre à cette question essentielle : pourquoi avons-nous besoin de TPU alors que nous disposons déjà de GPU ? Quels avantages offrent-elles par rapport aux GPU ? Comment se comparent-elles aux circuits intégrés neuromorphiques ? Existe-t-il une architecture alternative aux TPU et aux GPU ?

Réécriture de l'AST Python : compilation sans réduction

Sat, 06 Dec 2025 00:00:00 +0000

Avant de plonger dans le monde fascinant du compilateur Cuda-Q, j’ai pensé qu’il serait utile de rédiger une petite note sur l’art de la réécriture d’AST.

On peut se demander : quelle est la différence entre la réécriture d’AST et la compilation ? En bref, toute compilation inclut une réécriture d’AST, mais toute réécriture d’AST n’est pas considérée comme une compilation.

De plus, la compilation est le processus de conversion de code d’un langage à un autre, tandis que la réécriture AST reste généralement au sein du même langage.

Organiser la complexité : plus d'architecture, moins de plomberie

Sun, 30 Nov 2025 00:00:00 +0000

Ce mémo est une transcription de l’Observatoire du Long Terme, suivie d’une digression personnelle sur le rôle de l’architecte dans les mises à l’échelle.

Tirer des leçons de l’urbanisme de Manhattan Link to heading

Les rues étroites et irrégulières du sud de Manhattan — avec des noms imprévisibles et des intersections à toutes sortes d’angles — contrastent fortement avec le reste de New York, organisé en damier avec des rues (de la Première à la 220e) et des avenues (de la Première à la Douzième) larges et se croisant à angle droit.

Circuits intégrés neuromorphiques : architecture système de haut niveau

Fri, 28 Nov 2025 00:00:00 +0000

J’ai récemment entendu parler des unités de traitement neuromorphiques (NPU) lors d’une discussion sur Neuralink. Ces NPU n’ont rien à voir avec l’informatique quantique, mais j’ai pensé qu’il serait intéressant de me pencher sur cette nouvelle architecture de traitement. De fait, l’un des principaux fournisseurs de circuits intégrés dans ce domaine est une entreprise néerlandaise nommée Innatera. Son dernier circuit intégré, Pulsar, est basé sur des réseaux de neurones à impulsions basse consommation (voir l’image à droite).

Architecture du compilateur GPU : CUDA, Triton et DeepSeek

Sun, 16 Nov 2025 00:00:00 +0000

Lors de la compilation pour les GPU NVIDIA, CUDA est souvent considéré comme le framework de compilation de référence. Mais comment fonctionne-t-il concrètement ? Quel type d’architecture de jeu d’instructions (ISA) doit-il générer pour créer un exécutable pour le GPU ? Et comment fonctionne-t-il précisément ? Quelle architecture est utilisée pour générer du code pouvant être lancé depuis un CPU et exécuté sur un GPU ?

Mise en forme de l'impulsion : L'impulsion DRAG

Sat, 08 Nov 2025 00:00:00 +0000

Pour améliorer la fidélité des qubits, une question indirecte se pose : peut-on améliorer la fidélité des portes en « façonnant » des impulsions plus complexes que de simples impulsions gaussiennes ? La réponse est : « examinons l’impulsion DRAG ! »

La véritable raison de l’intérêt porté au DRAG Pulse réside dans le commentaire de Joseph Bardin dans la vidéo présentation du modulateur d’impulsions cryogéniques de Google :

[21:08] Nous avons constaté que, sans recourir à des techniques comme la traînée, une enveloppe symétrique suffit. Cosinus surélevé ou gaussienne : toutes deux sont symétriques. Nous avons donc créé un réseau de sources de courant programmables, auquel nous avons ajouté les fonctions d’activation nécessaires pour générer une forme d’onde de courant en forme de gâteau. Nous pouvons ainsi programmer les amplitudes, etc.

NVQLink : Architecture système unifiée GPU-Quantum de Nvidia

Tue, 28 Oct 2025 00:00:00 +0000

Je suis extrêmement heureux de faire partie de l’équipe de Qblox qui a travaillé et travaille toujours activement avec Nvidia pour promouvoir la norme NVQLink, comme moyen d’interconnecter des systèmes hétérogènes calculés sur des GPU, des CPU et des QPU (processeurs quantiques, y compris les contrôleurs quantiques initiaux que Qblox développe).

NVQLink en bref Link to heading

NVQLink n’est pas un simple « câble » de plus pour connecter les GPU aux processeurs quantiques, mais plutôt un cadre complet permettant d’interconnecter des dispositifs hétérogènes, du réseau à la pile logicielle :

QRAM en tant que réseau de bits quantiques

Sun, 26 Oct 2025 00:00:00 +0000

Qu'est-ce qu'un qubit ? (Crédits : Microsoft )

Il est généralement admis que l’industrie de l’informatique quantique n’en est qu’à ses balbutiements, et l’on espère atteindre des résultats significatifs d’ici 5 à 10 ans. Cette note de service, publiée dimanche matin, est le fruit d’une réflexion collective sur l’architecture future potentielle des ordinateurs quantiques.

Avant de poursuivre votre lecture, gardez à l’esprit que ce qui suit n’est qu’un aperçu des futurs possibles, et non une prédiction de ce qui va ou devrait se produire. Comme l’a dit Steve Jobs :

GPUDirect RDMA : La durée de vie d'un paquet RoCE

Sat, 18 Oct 2025 00:00:00 +0000

Cette note vise à comprendre le fonctionnement interne du RDMA, et en particulier ce qu’il faut pour créer une « carte réseau compatible RDMA » qui s’interconnecte avec un sous-système PCIe, tel que le connectX-7 200Gb intégré au DGX Spark (image à droite).

RDMA en tant que protocole « client-serveur » Link to heading

Commençons cette note par un aperçu du protocole RDMA.

Correction d'erreurs quantiques : la vie d'un qubit

Wed, 08 Oct 2025 00:00:00 +0000

La correction d’erreurs quantiques (QEC) est l’un des domaines de recherche les plus actifs en informatique quantique. Son objectif est de protéger l’information quantique, fragile et stockée dans les qubits, contre le bruit et la décohérence.

La fiabilité d’un qubit est mesurée par sa probabilité d’erreur. Les qubits physiques actuels atteignent un taux d’erreur de l’ordre de 1 erreur sur 10 000 (10⁻⁴) opérations de porte. Cependant, pour une efficacité optimale, ce taux doit être inférieur à 1 erreur sur 1 milliard (10⁻⁹), voire à 1 erreur sur 1 000 milliards (10⁻¹²).

Ordinateurs et contrôleurs cryogéniques

Sun, 05 Oct 2025 00:00:00 +0000

Source : Une interface cryogénique pour le contrôle de nombreux qubits ( arXiv:1912.01299 )

Il existe plusieurs types de modalités de qubits, et l’une des plus prometteuses est le qubit supraconducteur.

Le principal inconvénient des qubits supraconducteurs réside dans leur grande sensibilité aux perturbations environnementales et leur durée de vie plus courte que celle des autres types de qubits. De plus, leur fonctionnement à des températures cryogéniques nécessite l’utilisation de systèmes de refroidissement spécifiques.

Quelle machine pour les algorithmes quantiques ?

Sun, 28 Sep 2025 00:00:00 +0000

Dans le domaine de l’informatique classique, une machine de Turing est généralement représentée comme une machine abstraite capable d’implémenter n’importe quel algorithme informatique classique grâce à des états, une bande magnétique et une tête de lecture/écriture. Les premiers ordinateurs, datant des années 1950, étaient d’énormes ordinateurs centraux qui implémentaient une telle architecture de Turing.

Mais qu’en est-il des algorithmes quantiques ? Que faut-il pour les mettre en œuvre ? Il est généralement admis que les ordinateurs centraux d’hier sont aux ordinateurs classiques ce que la pile de contrôle quantique d’aujourd’hui est aux ordinateurs quantiques. Il est également admis que le passage des ordinateurs centraux aux ordinateurs quantiques compacts, évolutifs et efficaces se produira dans les 5 à 10 prochaines années.

3 bleus, 1 marron : l'algorithme de Grover

Tue, 23 Sep 2025 00:00:00 +0000

Mais qu’est-ce que l’informatique quantique ? Découvrez cette vidéo fascinante sur 3Blue1Brown.com

Voici quelques-uns des schémas inspirants de cette présentation :

Bit classique vs bit quantique Link to heading

Portes logiques classiques vs portes quantiques Link to heading

Algorithme quantique Link to heading

RoCEv2 : Protocole de transport InfiniBand

Mon, 22 Sep 2025 00:00:00 +0000

J’ai travaillé chez Spirent, une entreprise spécialisée dans les systèmes de test et de mesure pour les réseaux haute performance. Le produit s’appelait Test Center (https://www.spirent.com/products/testcenter-hardware), et avec une équipe très talentueuse, nous développions le système de test des systèmes RoCEv2. Je me concentrais plus particulièrement sur le contrôle de flux prioritaire (PFC) et son activation pour l’analyseur et générateur de paquets (PGA) 800 Gbit/s basé sur un FPGA.

Cependant, je n’ai jamais eu l’occasion d’examiner la couche 4, et cette note tente de combler cette lacune en articulant les éléments clés de la couche de transport InfiniBand (L4) et en les visualisant à l’aide de quelques diagrammes.

Système de composants d'entités quantiques

Sun, 21 Sep 2025 00:00:00 +0000

J’ai récemment découvert un article sur ycombinator concernant le paradigme des systèmes entité-composant (ECS), souvent abrégé en ECS. Après avoir lu en détail le concept, je me suis immédiatement demandé comment transposer un tel paradigme au monde des systèmes informatiques quantiques et, le cas échéant, si cela était pertinent.

Comme d’habitude, j’ai demandé à ChatGPT de visualiser le « Système Entité-Composante appliqué à un système de contrôle quantique » (à gauche) et son contraire, le « qubit quantique contrôlé par un Système Entité-Composante » (à droite). Difficile d’y trouver un sens, si ce n’est de constater que, dans le premier cas, l’« humain » est le système, tandis que dans le second, le qubit semble être le système.

Le monde complexe du RDMA et de l'InfiniBand

Tue, 16 Sep 2025 00:00:00 +0000

De nombreux termes techniques sont associés à la technologie RDMA dans le contexte des GPU : GPU-direct, NVLink, NVLink Fusion, InfiniBand, Quantum InfiniBand, GPUNetIO et DOCA. De quoi s’y perdre ! Mais peut-être que ça ne devrait pas l’être ?

Cet article est rédigé sous forme de note personnelle, tentant d’exposer les différentes technologies et de les visualiser à l’aide de quelques schémas.

GPU Direct et RDMA : Marketing vs. Technologie. Link to heading

Commençons in medias res, avec la page confuse GPUNetIO de la documentation officielle de Nvidia :

Le secret de Rust : des types plus précis ?

Sun, 14 Sep 2025 00:00:00 +0000

Ralf Levien est célèbre pour son implémentation ultra-efficace du moteur de rendu de glyphes le plus rapide au monde, grâce à une conception SIMD très ingénieuse basée sur Rust. Son travail m’a beaucoup inspiré lorsque je concevais un GPU SIMD chez Bestechnics en 2023. Par la suite, Ralf Levien a également travaillé sur une version GPU de ce moteur de rendu de glyphes.

Alors, lorsque je suis tombé sur sa dernière conférence intitulée « Comment Rust a gagné : la quête d’un logiciel performant et fiable », j’ai simplement décidé de consacrer une heure de mon temps à regarder la conférence et à en tirer des enseignements intéressants.

Utiliser l'IA pour améliorer les systèmes quantiques

Fri, 12 Sep 2025 00:00:00 +0000

L’utilisation de l’IA, et plus précisément des réseaux de neurones (RN), est non seulement une évidence, mais aussi une composante quasi indispensable de tout système en 2025. Sans surprise, de nombreux articles de recherche ont été publiés sur ce sujet. Cependant, les recherches les plus récentes ont repoussé les limites en permettant l’intégration très performante des réseaux de neurones au sein du système de contrôle quantique.

Je base cet article sur les travaux du Singapore Centre for Quantum Technologies CQT/NUS, et plus précisément sur les recherches d’Arthur Strauss, avec qui j’ai eu le grand honneur de discuter et d’échanger des idées lors du dernier événement SQA.

À propos

Mon, 18 Aug 2025 11:01:21 -0400

Je suis Ronan, et je dirige l’ingénierie logicielle quantique chez Equal1. Nous concevons et construisons des ordinateurs quantiques entièrement intégrés grâce à une technologie de pointe basée sur le spin. Equal1 possède des bureaux en Irlande, aux États-Unis, au Canada, au Japon, en Roumanie et aux Pays-Bas, où je réside. Auparavant, je travaillais chez Qblox, une entreprise spécialisée dans les systèmes de contrôle quantique.

Où est mon qubit ?

Mon, 18 Aug 2025 00:00:00 +0000

L’une des particularités intéressantes des qubits est que… eh bien, on ne sait pas toujours exactement où ils se trouvent. Ce n’est pas surprenant, car l’informatique quantique n’en est qu’à ses balbutiements. Rappelons-nous l’époque où l’on recherchait des transistors et où l’on utilisait des appareils de test encombrants pour vérifier leur bon fonctionnement. C’est un peu la même chose aujourd’hui avec les bits quantiques.

L’idée est qu’un réglage précis est nécessaire pour déterminer si nous « communiquons » réellement avec un qubit. J’ai écrit « communiquer », mais « chuchoter » aurait sans doute été plus juste, étant donné la grande sensibilité des qubits au bruit. En pratique, « communiquer avec des qubits » se traduit généralement par « contrôler et lire les données ».

Premiers pas avec qsysarch.com

Fri, 08 Aug 2025 00:00:00 +0000

Ce blog se veut un guide pratique et accessible pour construire son propre ordinateur quantique.

Je ne prétends pas que construire un ordinateur quantique soit chose facile, mais plutôt que, s’il existait une manière simple d’expliquer à des non-spécialistes comment un ordinateur quantique est construit, cela serait extrêmement utile. J’aime faire le parallèle avec la construction d’un ordinateur de bureau classique : un processeur, de la mémoire, un disque dur, une carte graphique, le tout sur une carte mère. Mais qu’en est-il d’un ordinateur quantique ? Peut-on le construire de la même façon ?

Mon, 01 Jan 0001 00:00:00 +0000

Au-delà du qubit : concevoir des systèmes informatiques quantiques évolutifs et hétérogènes

L’informatique quantique est souvent présentée comme une unité de traitement quantique (UTQ) magique, manipulant des qubits. En réalité, exploiter l’avantage quantique est un travail d’équipe qui nécessite de nombreux systèmes hétérogènes et performants en arrière-plan. Ce blog explore cet écosystème.

Réseaux résilients pour véhicules autonomes

Sat, 01 Jan 0000 00:00:00 +0000

Voici un aperçu très rapide de l’architecture du réseau VayNet :

Outre l’utilisation d’un canal réseau redondant quadruple (grâce à un multiplexage intelligent par pulvérisation de paquets), ils mettent également en avant l’utilisation de L4S (Low Latency, Low Loss, Scalable Network Stack), qui exploite le mécanisme ECN (Explicit Control Notification) au sein de la pile TCP. Il serait intéressant d’étudier comment Amarisoft pourrait permettre de valider l’efficacité de L4S dans des environnements émulés.