<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Sillicon on QSysArch - Quantum Computer System Architecture</title><link>https://qsysarch.com/fr/categories/sillicon/</link><description>Recent content in Sillicon on QSysArch - Quantum Computer System Architecture</description><generator>Hugo</generator><language>fr</language><lastBuildDate>Sun, 14 Jun 2026 00:00:00 +0000</lastBuildDate><atom:link href="https://qsysarch.com/fr/categories/sillicon/index.xml" rel="self" type="application/rss+xml"/><item><title>Modalités Qubit : Architecture Transmon QPU</title><link>https://qsysarch.com/fr/posts/qubit-modalities-transmon-qpi-architecture/</link><pubDate>Sun, 14 Jun 2026 00:00:00 +0000</pubDate><guid>https://qsysarch.com/fr/posts/qubit-modalities-transmon-qpi-architecture/</guid><description>&lt;img src='https://qsysarch.com/images/qubit-modalities-transmon/fiairchild-4-transistors-IC-in-1961.webp' style='width:180px;float:right;'&gt;&#10;&lt;p&gt;Avant de plonger au cœur du monde fascinant de la correction d&amp;rsquo;erreurs quantiques, j&amp;rsquo;ai pensé qu&amp;rsquo;il serait utile de rédiger une brève note expliquant l&amp;rsquo;architecture des QPU, et en particulier la manière dont les portes à 1 et 2 qubits sont implémentées au niveau du matériel silicium.&lt;/p&gt;&#10;&lt;p&gt;La difficulté de rédiger une telle note réside dans le fait qu&amp;rsquo;il existe de nombreuses architectures ou modalités de QPU ; je commencerai donc par l&amp;rsquo;une des modalités courantes : le qubit supraconducteur Transmon.&lt;/p&gt;</description></item></channel></rss>