Me topé con una publicación de LinkedIn de Michaela Eichinger (de Quantum Machines), quien hizo una pregunta excelente y relevante sobre el significado de una QPU, resumida a continuación:
Chip cuántico conectado a una placa de circuito impreso - créditos: QUtechLa Unidad de Procesamiento Cuántico (QPU) no es solo el chip desnudo: en los semiconductores clásicos, las CPU son más que un simple chip de silicio sin encapsular tras su fabricación. Sin el encapsulado, la distribución del reloj, las jerarquías de memoria y el microcódigo, ese chip es simplemente arena de ingeniería avanzada.
El mismo rigor en la ingeniería de sistemas se aplica a la QPU. Por sí solo, el chip cuántico no hace nada. Necesita el encapsulado y el entorno adecuados (como un refrigerador de dilución o una cámara de vacío), así como los circuitos de control y la infraestructura necesarios para ejecutar las puertas lógicas.
Terminología Link to heading
Entre todos los comentarios sobre la cuestión, el de Olivier Ezratty fue especialmente práctico. Sugirió definir dos términos clave para aclarar las cosas: «ordenador cuántico» y «sistema de computación cuántica».
Computadora cuántica: ejecuta un circuito cuántico predefinido, generalmente varias veces, y proporciona resultados útiles. Esto incluye compilación, optimización, implementación de QEC/FTQC (si la hay), control de sistemas clásicos (electrónica, fotónica), mediciones en el circuito, optimizador clásico (para circuitos variacionales NISQ) y postprocesamiento. Además, incluye todas las tecnologías habilitadoras, incluida la criogenia.
Sistema de computación cuántica: resuelve un problema del usuario utilizando una computadora cuántica. Debe incluir todos los recursos clásicos involucrados en la generación del circuito cuántico, incluyendo algunos de computación de alto rendimiento (HPC) si es necesario. Y la computadora cuántica utilizada.
El diagrama de la derecha representa esas dos definiciones.
Perspectiva del sistema: [ QPU || GPU ] Link to heading
Lo interesante es el sistema de computación cuántica. Me gusta establecer un paralelismo entre la pila QPU y GPU, como se muestra en el siguiente diagrama:
Desde la perspectiva del sistema, una QPU no es tan diferente de una GPU. Existen analogías entre las distintas capas de las arquitecturas de QPU y GPU.
También resulta útil identificar qué partes operan en el hardware cuántico y qué componentes lógicos se ejecutan en la computadora clásica, incluso si ambos forman parte de la computadora cuántica.
Olivier Erzaty me dio comentarios útiles sobre el diagrama original que publiqué en LinkedIn:
Interconexión: Existen al menos dos interconexiones. La interconexión cuántica transporta entidades cuánticas entrelazadas. La interconexión clásica en tiempo real, denominada interconexión en tiempo real (RTI) en la terminología de NVQLink, es otra. También existe una red clásica estándar que conecta las CPU, la cual no se muestra en este diagrama.
Calibración: Idealmente, la calibración debería ser en tiempo real, pero en la mayoría de los casos aún no lo es. Actualmente, existen dos tipos: calibración en tiempo real, que se ejecuta dentro del hardware cuántico utilizando NPU integradas y datos de lectura o síndrome, y calibración más lenta, que se ejecuta en la CPU o GPU utilizando modelos vLLM avanzados como Ising. Es posible que estos dos enfoques se fusionen en el futuro, pero esto podría tardar algunos años.
Aceleración: El primer diagrama utilizó el término “aceleración de hardware cuántico” para destacar que los circuitos cuánticos también pueden ejecutarse en simuladores acelerados por GPU, incluso sin una QPU. Sin embargo, como señaló Olivier, algunos campos cuánticos, como QML, utilizan soluciones cuánticas para mejorar los resultados, pero no necesariamente la velocidad. Para evitar confusiones, los componentes específicos del hardware cuántico (secuenciador, controladores, púlsar, criostato y chips cuánticos) se denominan “hardware cuántico”.
Jerarquía del sistema Link to heading
Esto nos lleva a la siguiente jerarquía, similar a la que propuso Olivier:
- Sistema cuántico: Un sistema heterogéneo e híbrido que opera GPU, CPU y QPU conjuntamente. 2. Computadora cuántica: Un sistema que ejecuta circuitos cuánticos y genera lecturas probabilísticas. 3. Hardware cuántico: La parte física donde se ubica la QPU, junto con la unidad criogénica y la unidad de procesamiento de potencia (PPU).
Aquí hay algunos puntos a tener en cuenta:
xPUs: Mencioné “GPUs, CPUs y QPUs”, pero podría haber usado “xPU” como un término general para cualquier unidad de procesamiento, ya que el sistema también podría usar TPUs y NPUs.
PPU: PPU significa “Unidad de Procesamiento de Pulsos”. Es el componente en el que se ejecuta el firmware, responsable del control y la lectura de los púlsares, la secuenciación (en el circuito intermedio), QEC y la red RTI.
GPU frente a PPU: Ejecutar kernels en la GPU o la PPU implica una compensación entre el coste de mover información y la potencia de cálculo, especialmente cuando las PPU se colocan dentro del criostato.
Conclusión Link to heading
Este breve memorándum me ayudó a clarificar los diferentes componentes de un sistema de computación cuántica que utiliza unidades de procesamiento cuántico (QPU). Utilicé la analogía de la GPU a propósito para facilitar la comprensión de los componentes que conforman una QPU.
Por supuesto, esta es una visión simplificada y he omitido muchos detalles a propósito. Los abordaré en futuros informes. Mientras tanto, si les interesa, pueden consultar CudaQ de Nvidia, que ya resuelve muchos de los desafíos de diseño que se muestran en la parte superior de este diagrama.
También me gustaría agradecer a Oliver Erzaty por sus comentarios y a Michaela Eichinger por sus preguntas y publicaciones siempre tan perspicaces.
References:
- NVQLink: Real-time accelerated computing for every quantum processor
- CudaQ: NVIDIA’s open platform for quantum computing and the foundation for accelerated quantum supercomputing
- PPU: Real-Time Quantum Control at the Pulse Level
- NVIDIA Ising
For reference, this is the initial diagram posted on LinkedIn:
DrawIO diagrams used in this memo:
