<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>Sillicon on QSysArch - Quantum Computer System Architecture</title><link>https://qsysarch.com/es/categories/sillicon/</link><description>Recent content in Sillicon on QSysArch - Quantum Computer System Architecture</description><generator>Hugo</generator><language>es</language><lastBuildDate>Sun, 14 Jun 2026 00:00:00 +0000</lastBuildDate><atom:link href="https://qsysarch.com/es/categories/sillicon/index.xml" rel="self" type="application/rss+xml"/><item><title>Modalidades de cúbits: Arquitectura de QPU Transmon</title><link>https://qsysarch.com/es/posts/qubit-modalities-transmon-qpi-architecture/</link><pubDate>Sun, 14 Jun 2026 00:00:00 +0000</pubDate><guid>https://qsysarch.com/es/posts/qubit-modalities-transmon-qpi-architecture/</guid><description>&lt;img src='https://qsysarch.com/images/qubit-modalities-transmon/fiairchild-4-transistors-IC-in-1961.webp' style='width:180px;float:right;'&gt;&#10;&lt;p&gt;Antes de adentrarnos en el fantástico mundo de la corrección de errores cuánticos, pensé que sería útil incluir una breve explicación sobre la arquitectura de las QPU y, en particular, cómo se implementan las puertas de 1 y 2 cúbits a nivel de silicio del hardware.&lt;/p&gt;&#10;&lt;p&gt;El reto a la hora de redactar un memorándum de este tipo reside en que existen muchas arquitecturas o modalidades de QPU, así que empezaré con una de las modalidades más comunes: el cúbito Transmon superconductor.&lt;/p&gt;</description></item></channel></rss>