QSysArch - Quantum Computer System Architecture

QPU: Quantenverarbeitungseinheit

Fri, 31 Jul 2026 00:00:00 +0000

Es ist nicht immer einfach, Bilder der Siliziumchips supraleitender Qubits zu finden. Diese Seite soll eine Sammlung öffentlich verfügbarer Bilder bieten, die speziell auf supraleitende Qubits (Transmons und Spin-Qubits) ausgerichtet sind.

Hinweis: Dies ist ein laufendes Projekt – Letzte Aktualisierung: Juli 2026

MIT, Forschungslabor für Elektronik (RLE) Link zu Überschrift

Wellenleiter-Quantenelektrodynamik: Optische Bilder der Qubit-Ebene (links) und der Interposer-Ebene (rechts) sind dargestellt, wobei die Qubits und die verschiedenen Signalleitungen falschfarbig sind.

QEC: Quantenfehlerkorrigiertes logisches Qubit (Teil 1)

Sat, 18 Jul 2026 00:00:00 +0000

Auf den ersten Blick erscheint die Quantenfehlerkorrektur unkompliziert: Man gruppiert physikalische Qubits zu einem logischen Qubit, wendet eine Methode an, um die Konsistenz zwischen ihnen aufrechtzuerhalten, und betreibt dann Quantenschaltungen mit diesen logischen Qubits.

Bildquelle: Riverlane

Doch in der Praxis ist dieser erste Schritt alles andere als offensichtlich. Wie lassen sich diese logischen Qubits erzeugen und verwalten? Was ist beispielsweise aus der Perspektive eines Quantenkontrollsystems (QCS) – wie etwa QM OPX1000, ZIs ZQCS oder Qblox Q1 Cluster – nötig, um ein logisches Qubit zu „bedienen“ oder zu „orchestrieren“? Und sobald dieses logische Qubit „betriebsbereit“ ist, wie lässt es sich dann für Quantenberechnungen mithilfe von Quantenschaltungen aus 1- und 2-Qubit-Gattern nutzen? Diese einfache Frage betrifft nicht nur das Hardware-Steuerungssystem, sondern auch den Software-Stack, insbesondere die Compiler: Benötigen wir nun mehrere Compiler, einen für die physikalischen und einen für die logischen Qubits? Und wie können die Compiler die Skalierungskomplexität bewältigen, wenn sie 10.000 physikalische Qubits in einer heterogenen Umgebung aus hybriden GPUs/QPUs und QCS verarbeiten? Das sind einfache Fragen mit komplexen Antworten!

Halbleitermesstechnik: Messungen im atomaren Maßstab

Fri, 10 Jul 2026 00:00:00 +0000

Dieses kurze Memo fasst die in der Halbleitermesstechnik verwendeten Methoden zur Inspektion von Siliziumwafern zusammen.

Die Halbleitermesstechnik umfasst die präzise Messung und Analyse von Wafern, die zur Herstellung von ASICs verwendet werden. Ziel ist es, die Qualität und Leistung der Transistorplatzierung im atomaren Bereich während der Gerätefertigung sicherzustellen, da selbst Abweichungen im Pikometerbereich die Ausbeute beeinträchtigen würden.

Messtechnik Link zu Überschrift

Hier sind einige der Techniken und Instrumente, die für Qualitätsmessungen verwendet werden, sowie ein Überblick über ihre Rolle im Prozess:

xPUs: Mikroarchitekturen zur Hardwarebeschleunigung für KI-Inferenz

Sun, 28 Jun 2026 00:00:00 +0000

xPU: Dies ist ein Oberbegriff für eine spezialisierte Verarbeitungseinheit (PU), wobei „x“ für jede für eine bestimmte Arbeitslast angepasste Rechenarchitektur stehen kann. Gängige Varianten sind GPUs (Grafik), TPUs (Tensor/KI), NPUs (neuronale Netze), DPUs (Daten) oder PPUs (Pulsprozessoren, hauptsächlich für Quantenkontrollsysteme).

Dieses superkurze Memo soll Einblicke in die Marktlandschaft von xPU im Kontext von KI-Inferenz geben.

Marktlandschaft Link zu Überschrift

Bei der Betrachtung des Marktumfelds für KI-Inferenz-ASICs ist die aussagekräftigste Kennzahl möglicherweise nicht die reine Leistung, sondern die Frage, ob sich die Alleinstellungsmerkmale eines Anbieters über einen Zeitraum von drei bis fünf Jahren behaupten lassen. Aus dieser Perspektive lassen sich drei Cluster herauskristallisieren:

Qubit-Modalitäten: Transmon QPU-Architektur

Sun, 14 Jun 2026 00:00:00 +0000

Bevor ich tiefer in die faszinierende Welt der Quantenfehlerkorrektur eintauche, dachte ich, es wäre nützlich, in einem kurzen Memo zu erläutern, wie QPUs architektonisch aufgebaut sind und insbesondere, wie 1- und 2-Qubit-Gatter auf Hardware-Silizium-Ebene implementiert werden.

Die Herausforderung beim Verfassen eines solchen Memos besteht darin, dass es viele QPU-Architekturen oder Modalitäten gibt. Daher beginne ich mit einer der gängigen Modalitäten: dem supraleitenden Transmon-Qubit.

Zum Vergleich: Das Bild oben rechts zeigt den 4-Transistor-IC von Fairchild aus dem Jahr 1961. Auf den ersten Blick mögen heutige Transmons ähnlich komplex erscheinen. Tatsächlich befindet sich die Quantenindustrie aber wohl wieder dort, wo die Siliziumindustrie 1960 stand – nur mit dem zusätzlichen Faktor Kryotechnik und Supraleitung. Spannend ist dabei die Prognose möglicher Entwicklungen in der Steuerlogik, basierend auf den Ereignissen der 70er Jahre.

Illustrationen

Sat, 04 Apr 2026 18:44:19 +0200

Man sagt, „ein Bild sagt mehr als tausend Worte“. Ich entwerfe mit Leidenschaft anschauliche Systemdesigns und teile sie gerne mit der Community. Wenn ich nicht gerade mit der Anwendung drawio am Computer skizziere, mache ich mir auch gerne Notizen und fertige Skizzen von Hand an.

Alle untenstehenden Diagramme sind unter Open-Source-Lizenzen veröffentlicht. Sie können sie also gerne verwenden, verändern oder anpassen! Solange Sie qsysarch.com als Quelle angeben, ist alles in Ordnung. Beachten Sie außerdem, dass für einige der Symbole in diesen Abbildungen zusätzlich die Quelle icons8.com angegeben werden muss.

Allgemeine Matrixmultiplikationskerne (GEMM)

Sat, 28 Mar 2026 00:00:00 +0000

Dieses Dokument behandelt die Grundlagen der GPU-Nutzung. Es konzentriert sich auf die zentrale Operation des Deep Learning: die Matrixmultiplikation. Zunächst beschreibe ich die grundlegende und akademische Implementierung. Anschließend gehe ich auf die Optimierungen ein, die für eine effiziente GPU-Nutzung notwendig sind.

Den naiven Matrixmultiplikator verstehen Link zu Überschrift

Beginnen wir mit diesem einfachen Beispiel, das man oft in Lehrbüchern findet.

  
/**
* Kernel to perform matrix multiplication C = A × B
* A is of size N x M, B is M x N, and C is N x N
* Each thread computes one element of matrix C.
*/

__global__ void naive_matrix_multiply(float* A, float* B, float* C) {

// Calculate global row and column for this thread
int row = blockIdx.y /* 0...16 */ * blockDim.y + threadIdx.y;
int col = blockIdx.x /* 0...16 */ * blockDim.x + threadIdx.x;

if (row < N && col < N) {
float sum = 0.0f;
for (int k = 0; k < M; k++) {
// C[row][col] = sum(A[row][i] * B[i][col])
sum += A[row * N + k] * B[k * N + col];
}
C[row * N + col] = sum;
}

}

Auf den ersten Blick erscheint dies einfach. Man berechnet einfach jede Zelle der Ausgabematrix C. Dieser Kernel-Code scheint die Aufgabe zu erfüllen. Hier ist eine anschaulichere Darstellung des Kernels.

Kapazitäts- und Effizienzplanung

Sun, 22 Mar 2026 00:00:00 +0000

Kürzlich stieß ich auf das Konzept des Kapazitäts- und Effizienz-Engineerings. Dabei handelt es sich um die Disziplin, Systeme optimal zu entwerfen und zu betreiben. Es ist ein zentraler Pfeiler der Systemarchitektur und besonders wichtig, wenn es auf Skalierbarkeit ankommt, wie beispielsweise bei Quantencomputersystemen.

Kapazitäts- und Effizienzplanung ist, vereinfacht gesagt, die Wissenschaft oder Disziplin der Produktionsoptimierung. Dies geschieht durch die Balance zwischen maximalem Output (Kapazität) und Ressourcenverbrauch (Effizienz).

Tensor Processing Unit (TPU): Systemarchitektur auf hoher Ebene

Fri, 12 Dec 2025 00:00:00 +0000

In einer Welt, in der KI extrem energieintensiv ist, stellt die Tensor Processing Unit (TPU) eine bahnbrechende Innovation dar. Es handelt sich um einen von Google speziell für maschinelles Lernen entwickelten Chip.

Dieses kurze Memo ist der Versuch, einen allgemeinen Überblick über die Architektur der TPUs und deren Entwicklung seit ihrer Einführung im Jahr 2016 zu geben.

Ich werde auch versuchen, diese grundlegende Frage zu beantworten: Wozu benötigen wir TPUs, wenn wir bereits GPUs haben? Welche Vorteile bieten sie gegenüber GPUs? Wie schneiden sie im Vergleich zu neuromorphen ICs ab? Und gibt es alternative Architekturen zu TPUs und GPUs?

Python AST-Umschreibung: Kompilieren ohne Absenkung

Sat, 06 Dec 2025 00:00:00 +0000

Bevor ich mich eingehend mit der faszinierenden Welt des Cuda-Q-Compilers (https://github.com/NVIDIA/cuda-quantum/blob/main/tools/nvqpp/nvq%2B%2B.in) befasse, möchte ich kurz die Kunst des AST-Rewritings erläutern.

Man könnte sich fragen: Worin besteht der Unterschied zwischen AST-Rewriting und Kompilierung? Kurz gesagt: Jede Kompilierung beinhaltet AST-Rewriting, aber nicht jedes AST-Rewriting zählt als Kompilierung.

Die Kompilierung ist der Prozess, Code von einer Sprache in eine andere zu übersetzen, während die AST-Neuschreibung in der Regel innerhalb derselben Sprache erfolgt.

Komplexität organisieren: mehr Architektur, weniger Infrastruktur

Sun, 30 Nov 2025 00:00:00 +0000

Dieses Memo ist eine Abschrift aus dem Observatoire du Long Terme, gefolgt von einem persönlichen Exkurs über die Rolle des Architekten bei der Vergrößerung von Stadtgebieten.

Von der Stadtplanung Manhattans lernen Link zu Überschrift

Die engen, unregelmäßigen Straßen im Süden Manhattans – mit ihren unvorhersehbaren Namen und Kreuzungen in allen möglichen Winkeln – bilden einen starken Kontrast zum Rest von New York, das schachbrettartig angelegt ist mit breiten Straßen (von der First Avenue bis zur 220th Avenue) und Avenues (von der First Avenue bis zur Twelfth Avenue), die sich rechtwinklig kreuzen.

Neuromorphe ICs: Systemarchitektur auf hoher Ebene

Fri, 28 Nov 2025 00:00:00 +0000

Kürzlich hörte ich im Zusammenhang mit Neuralink von neuromorphen Verarbeitungseinheiten (NPUs). Diese NPUs haben zwar nichts mit Quantencomputing zu tun, aber ich fand es interessant, mich etwas mit dieser neuen Verarbeitungsarchitektur auseinanderzusetzen. Tatsächlich ist einer der führenden IC-Hersteller in diesem Bereich das niederländische Unternehmen Innatera. Der neueste IC von Innatera, Pulsar, basiert auf energieeffizienten Spiking Neural Networks (siehe Abbildung rechts).

In diesem Memo werde ich versuchen, so viele Informationen wie möglich über die Architektur dieser neuromorphen ICs, das Design der Spiking Neural Networks und den Software-Stack, der zur Programmierung dieser Geräte verwendet wird, zu gewinnen.

GPU-Compiler-Architektur: CUDA, Triton & DeepSeek

Sun, 16 Nov 2025 00:00:00 +0000

Beim Kompilieren für NVIDIA-GPUs gilt CUDA oft als Referenz-Compiler-Framework. Doch wie funktioniert der Compiler eigentlich? Welche Befehlssatzarchitektur (ISA) muss er generieren, um eine ausführbare Datei für die GPU zu erstellen? Und welche Architektur wird verwendet, um Code zu generieren, der von der CPU gestartet und auf der GPU ausgeführt werden kann?

Dieses Memo vom Sonntagmorgen bietet einen allgemeinen Überblick über die NVIDIA-GPU-Compilerarchitektur. Es behandelt den GPU-Befehlssatz, den NVCC-Compiler im CUDA-Framework und schließlich alternative Architekturen, die auf den GPU-Befehlssatz abzielen.

Impulsformung: Der DRAG-Impuls

Sat, 08 Nov 2025 00:00:00 +0000

Wenn es um die Verbesserung der Qubit-Fidelity geht, stellt sich indirekt die Frage, ob sich die Gate-Fidelity durch die „Formung“ von Pulsen verbessern lässt, die komplexer sind als einfache gaußförmig aussehende Pulse. Die Antwort lautet: „Betrachten wir den _DRAG-Puls!“

Der eigentliche Grund für das Interesse am DRAG Pulse ist der Kommentar von Joseph Bardin in der Video-Präsentation über Googles Cryo Pulse Modulator:

[21:08] Uns wurde klar, dass wir, wenn wir auf Effekte wie Widerstand verzichten, lediglich eine symmetrische Hüllkurve benötigen. Eine erhöhte Kosinus- oder Gauß-Hüllkurve ist beispielsweise symmetrisch. Daher haben wir ein Array programmierbarer Stromquellen entwickelt und die entsprechenden Aktivierungsfunktionen implementiert, um diese Art von kurvenförmiger Stromwellenform zu erzeugen. So können wir die Amplituden und weitere Parameter programmieren.

NVQLink: Nvidias einheitliche Systemarchitektur für GPU und Quantencomputer

Tue, 28 Oct 2025 00:00:00 +0000

Ich freue mich sehr, Teil des Teams von Qblox zu sein, das aktiv mit Nvidia zusammenarbeitet, um den NVQLink-Standard zu fördern, der als Möglichkeit dient, heterogene Systeme zu verbinden, die auf GPUs, CPUs und QPUs (Quantenprozessoren, einschließlich der von Qblox entwickelten Quantencontroller) berechnet werden.

NVQLink auf einen Blick Link zu Überschrift

NVQLink ist nicht einfach nur ein weiteres “Kabel” zur Verbindung von GPUs mit Quantum-Prozessoren, sondern ein komplettes Framework, das die Verbindung heterogener Geräte ermöglicht, vom Netzwerk bis zum Software-Stack:

QRAM als Quantenbit-Array

Sun, 26 Oct 2025 00:00:00 +0000

Was ist ein Qubit? (Credits: Microsoft )

Es ist allgemein anerkannt, dass sich die Quantencomputerbranche noch in einem sehr frühen Stadium befindet und man hofft, innerhalb von 5 bis 10 Jahren nützliche Meilensteine zu erreichen. Dieses Memo vom Sonntagmorgen ist ein Brainstorming über die potenzielle zukünftige Architektur von Quantencomputern.

Bevor Sie weiterlesen, bedenken Sie bitte, dass es sich im Folgenden lediglich um einen Blick auf mögliche Zukunftsszenarien handelt, nicht um eine Vorhersage dessen, was geschehen wird oder geschehen sollte. Wie Steve Jobs sagte,

GPUDirect RDMA: Die Lebensdauer eines RoCE-Pakets

Sat, 18 Oct 2025 00:00:00 +0000

Dieses Memo zielt darauf ab, die Funktionsweise von RDMA zu verstehen, insbesondere was erforderlich ist, um eine “RDMA-kompatible Netzwerkkarte” zu erstellen, die mit einem PCIe-Subsystem wie dem 200Gb connectX-7 verbunden ist, das in den DGX Spark (Bild rechts) integriert ist.

RDMA als “Client-Server”-Protokoll Link zu Überschrift

Beginnen wir dieses Memo mit einem Überblick über RDMA als Protokoll.

Quantenfehlerkorrektur: Das Leben eines Qubits

Wed, 08 Oct 2025 00:00:00 +0000

Quantenfehlerkorrektur (QEC) ist heute eines der aktivsten Forschungsgebiete im Quantencomputing. Ziel der QEC ist es, die in den Qubits gespeicherten, empfindlichen Quanteninformationen vor Rauschen und Dekohärenz zu schützen.

Die Zuverlässigkeit eines Qubits wird anhand der Fehlerwahrscheinlichkeit gemessen. Heutige physikalische Qubits erreichen eine Fehlerrate von etwa 1 Fehler pro 10.000 Gatteroperationen (\(10^{-4}\)). Für eine optimale Effizienz muss die Fehlerrate jedoch mindestens 1 zu 1 Milliarde (\(10^{-9}\)) oder sogar 1 zu 1 Billion (\(10^{-12}\)) betragen.

Kryogene Computer und Steuerungen

Sun, 05 Oct 2025 00:00:00 +0000

Quelle: Eine kryogene Schnittstelle zur Steuerung vieler Qubits ( arXiv:1912.01299 )

Es gibt verschiedene Arten von Qubits, und eine der vielversprechendsten ist das supraleitende Qubit.

Die Herausforderung bei supraleitenden Qubits besteht darin, dass sie sehr empfindlich gegenüber Umgebungsstörungen sind und eine kürzere Lebensdauer als andere Technologien aufweisen. Zudem erfordern supraleitende Qubits den Betrieb bei kryogenen Temperaturen, was den Einsatz spezieller Kühlsysteme notwendig macht.

Ziel des Kryosystems ist es, Temperaturen nahe dem absoluten Nullpunkt (< 0,1 K) zu erreichen, um so Störungen durch thermische Energie zu minimieren. Da Qubits sehr empfindliche Einheiten sind, ist eine möglichst geringe Störung von Vorteil.

Welche Maschine für Quantenalgorithmen?

Sun, 28 Sep 2025 00:00:00 +0000

In der klassischen Informatik wird eine Turingmaschine typischerweise als abstrakte Maschine dargestellt, die mithilfe von Zuständen, Band und einem Lese-/Schreibkopf jeden klassischen Computeralgorithmus implementieren kann. Die ersten Computer, die in den 1950er Jahren entstanden, waren riesige Großrechner, die eine solche Turing-Architektur implementierten.

Doch wie sieht es mit den Quantenalgorithmen aus? Was ist nötig, um sie zu implementieren? Es herrscht weitgehend Einigkeit darüber, dass die Mainframes von gestern für klassische Computer das sind, was der heutige Quantensteuerungs-Stack für Quantencomputer ist. Man geht allgemein davon aus, dass der Sprung vom Mainframe zu kompakten, skalierbaren und effizienten Quantencomputern innerhalb der nächsten 5 bis 10 Jahre erfolgen wird.

3 blau 1 braun: Grovers Algorithmus

Tue, 23 Sep 2025 00:00:00 +0000

Aber was genau ist Quantencomputing? Schau dir dieses fantastische Video von 3Blue1Brown.com an.

Hier sind einige der inspirierenden Diagramme aus diesem Vortrag:

Klassisches Bit vs. Quantenbit Link zu Überschrift

Klassische Logikgatter vs. Quantengatter Link zu Überschrift

Quantenalgorithmus Link zu Überschrift

RoCEv2: InfiniBand-Transportprotokoll

Mon, 22 Sep 2025 00:00:00 +0000

Ich habe früher für Spirent gearbeitet, ein Unternehmen für Test- und Messgeräte, das Testsysteme für Hochleistungsnetzwerke entwickelt. Das Produkt hieß Test Center, und gemeinsam mit einem sehr talentierten Team entwickelten wir das System zum Testen von RoCEv2-Systemen. Mein Schwerpunkt lag insbesondere auf der Prioritätsflusssteuerung (PFC) und deren Aktivierung für den 800-Gbit/s-FPGA-basierten „Paketanalysator und -generator“ (auch bekannt als PGA).

Ich habe mir Layer 4 allerdings nie genauer angesehen, und dieses Memo versucht, diese Lücke zu schließen, indem es die Schlüsselelemente der InfiniBand-Transportschicht (L4) erläutert und sie anhand einiger Diagramme veranschaulicht.

Quantenentitätskomponentensystem

Sun, 21 Sep 2025 00:00:00 +0000

Kürzlich stieß ich auf einen Beitrag auf ycombinator über das Entity-Component-System-Paradigma (ECS). Nach der detaillierten Lektüre des Konzepts fragte ich mich, wie sich dieses Paradigma auf die Welt der Quantencomputer übertragen ließe und ob es überhaupt sinnvoll ist.

Wie üblich bat ich ChatGPT um eine Visualisierung des „Entity-Component-Systems angewendet auf ein Quantenkontrollsystem“ (links) und seines Gegenteils, „Quantenqubit gesteuert durch ein Entity-Component-System“ (rechts). Es ist schwer, daraus etwas Sinnvolles zu erkennen, außer dass im ersten Fall der „Mensch“ das System ist, während im zweiten Fall das Qubit das System zu sein scheint.

Die verwirrende Welt von RDMA und InfiniBand

Tue, 16 Sep 2025 00:00:00 +0000

Im Zusammenhang mit GPUs gibt es zahlreiche Schlagwörter rund um RDMA: GPU-direkt, NvLink, NVLink Fusion, InfiniBand, Quantum InfiniBand, GPUNetIO und DOCA. Das ist verwirrend, aber muss es nicht so sein?

Dieser Artikel ist in Form eines persönlichen Memos verfasst und versucht, die verschiedenen Technologien zu erläutern und anhand einiger Diagramme zu veranschaulichen.

GPU Direct und RDMA: Marketing vs. Technologie. Link zu Überschrift

Beginnen wir in-medias-res mit der verwirrenden Seite GPUNetIO aus der offiziellen Nvidia-Dokumentation:

Rusts Geheimrezept: Präzisere Sorten?

Sun, 14 Sep 2025 00:00:00 +0000

Raph Levien ist bekannt für seine hocheffiziente Implementierung der schnellsten Glyphen-Rendering-Engine der Welt (https://medium.com/@raphlinus/inside-the-fastest-font-renderer-in-the-world-75ae5270c445), die auf einem ausgeklügelten, in Rust geschriebenen SIMD-Design basiert. Seine Arbeit inspirierte mich sehr, als ich 2023 bei Bestechnics eine SIMD-GPU entwickelte. Später arbeitete Ralf Levien auch an einer GPU-Version dieses Glyphen-Renderings (https://raphlinus.github.io/rust/graphics/gpu/2020/06/13/fast-2d-rendering.html).

Als ich also zufällig auf seinen neuesten Vortrag zum Thema „Wie Rust gewann: Die Suche nach performanter, zuverlässiger Software“ stieß, beschloss ich kurzerhand, mir eine Stunde Zeit zu nehmen, um den Vortrag anzusehen und alle lehrreichen Erkenntnisse mitzunehmen.

KI zur Verbesserung von Quantensystemen

Fri, 12 Sep 2025 00:00:00 +0000

Der Einsatz von KI, genauer gesagt von neuronalen Netzen (NN), ist nicht nur naheliegend, sondern im Jahr 2025 nahezu unverzichtbar für jedes System. Daher überrascht es nicht, dass zahlreiche Forschungsarbeiten zu diesem Thema veröffentlicht wurden. Die jüngsten Forschungsergebnisse haben die Grenzen des Machbaren jedoch auf eine neue Ebene gehoben, indem sie die hochleistungsfähige Integration neuronaler Netze in Quantenkontrollsysteme ermöglichen.

Dieser Artikel basiert auf der Arbeit des Singapore Centre for Quantum Technologies CQT/NUS und insbesondere auf den Forschungen von Arthur Strauss, mit dem ich die große Ehre hatte, während der letzten SQA-Veranstaltung Ideen auszutauschen.

Um

Mon, 18 Aug 2025 11:01:21 -0400

Ich bin Ronan und leite die Abteilung für Quantensoftwareentwicklung bei Equal1. Wir entwickeln und bauen vollintegrierte Quantencomputer mit fortschrittlicher Spin-Technologie. Equal1 hat Niederlassungen in Irland, den USA, Kanada, Japan, Rumänien und den Niederlanden, wo ich lebe. Zuvor war ich bei Qblox tätig, einem Unternehmen, das Quantenkontrollsysteme herstellt.

Bei Equal1 konzentriere ich mich auf den Aufbau des Komplettsystems, das unseren Hochleistungs-Quantencomputer RacQ betreibt. Dieses System ist für Tausende von logisch korrigierten Qubits und mehr ausgelegt. Es wird auch als das „Gehirn“ von Quantenprozessoren (QPUs) bezeichnet.

Wo ist mein Qubit?

Mon, 18 Aug 2025 00:00:00 +0000

Eines der interessantesten Dinge an Qubits ist, dass man nicht immer genau weiß, wo sie sich befinden. Das ist daher nicht verwunderlich – Quantencomputing steckt noch in den Kinderschuhen. Erinnern wir uns an die Zeit, als Transistoren erforscht wurden und man mit sperrigen Testgeräten überprüfen musste, ob sie tatsächlich wie erwartet funktionierten. Ähnlich verhält es sich heutzutage mit Quantenbits.

Die Idee ist, dass viel Feintuning nötig ist, um herauszufinden, ob wir tatsächlich mit einem Qubit „sprechen“. Ich habe „sprechen“ geschrieben, und wahrscheinlich wäre „flüstern“ eine treffendere Beschreibung gewesen, da Qubits sehr empfindlich auf Störungen reagieren. Tatsächlich wird „mit Qubits sprechen“ aber üblicherweise als „steuern und auslesen“ ausgedrückt.

Erste Schritte mit qsysarch.com

Fri, 08 Aug 2025 00:00:00 +0000

Dieser Blog soll eine praktische und leicht verständliche Anleitung zum Bau eines eigenen Quantencomputers sein.

Ich will damit nicht sagen, dass der Bau eines Quantencomputers einfach ist, sondern vielmehr, dass eine verständliche Erklärung für Laien, wie ein Quantencomputer aufgebaut ist, sehr hilfreich wäre. Ich ziehe gerne die Parallele zum Aufbau herkömmlicher Desktop-Computer: CPU, Arbeitsspeicher, Festplatte, GPU – alles auf einem Motherboard. Aber wie sieht es mit einem Quantencomputer aus? Lässt er sich ähnlich bauen?

Mon, 01 Jan 0001 00:00:00 +0000

Jenseits des Qubits: Architekturen skalierbarer und heterogener Quantencomputersysteme

Quantencomputing wird oft als eine Art magische Quantenprozessoreinheit (QPU) dargestellt, die mit Qubits arbeitet. In Wirklichkeit ist die Realisierung von Quantenvorteilen jedoch ein komplexer Teamprozess, der viele weitere leistungsstarke und heterogene Systeme erfordert. Dieser Blog untersucht dieses Ökosystem.

Ausfallsichere Vernetzung für autonome Fahrzeuge

Sat, 01 Jan 0000 00:00:00 +0000

Dies ist ein sehr kurzer Überblick über die Netzwerkarchitektur von VayNet:

Neben der Verwendung von vierfach redundanten Netzwerkkanälen (mittels intelligentem Paket-Spraying-Kanalmultiplexing) wird auch die Nutzung von L4S, einem skalierbaren Netzwerk-Stack mit geringer Latenz und geringem Paketverlust, beworben. Dabei kommt der ECN-Mechanismus (Explicit Control Notification) innerhalb des TCP-Stacks zum Einsatz. Es wäre interessant zu sehen, wie sich die Effizienz von L4S in emulierten Umgebungen mit Amarisoft validieren ließe.

(Bildquelle: Nokia Bell Labs)

Erwähnenswert ist auch der Einsatz von Routing-Verfahren auf Basis neuronaler Netze, bei denen wahrscheinlich Reinforcement Learning verwendet wird, um den Pfad durch Maximierung der Netzwerkkonnektivität (gemessen anhand von Latenz und RSSI) zu optimieren. Dadurch wird verhindert, dass sich das Fahrzeug in Bereichen mit eingeschränkter Mobilfunkabdeckung in der Stadt aufhält.